

GRAF[®] computer

GDP64HS

Die monochrome Standard-
Graphik-Karte für den

NDR-Computer
und

MC-Computer

Ausgabe 3

Graf Elektronik Systeme GmbH
8960 Kempten · Tel.: 08 31-6211

1. Einführung

1.1 Zum NDR-Computer

Der NDR-Computer wird in der Fernsehserie "Mikroelektronik Mikrocomputer selbstgebaut und programmiert" aufgebaut erklärt und in Betrieb genommen. Diese Serie wird von Norddeutschen Rundfunk und vom Bayerischen Fernsehen ausgestrahlt. Es werden bald auch die Regionalsender anderer Bundesländer die Sendung in Ihr Programm aufnehmen.

Zur Serie gibt es einige Begleitmaterialien, es ist daher nicht unbedingt notwendig, die Fernsehserie gesehen haben, um den NDR-Computer zu bauen und zu begreifen:

- Bücher:

Rolf-Dieter Klein,
"Rechner modular", DM 68,-
ISBN 3-7723-8721-7,
erschienen im Franzis-Verlag, München
Bestellnummer: 10991

Rolf-Dieter Klein,
"Die Prozessoren 68000 und 68008"
Rechnerarchitektur und Sprache im NDR-KLEIN
Computer
ISBN 3-7723-7651-7, DM 78,-
erschienen im Franzis-Verlag, München

- Zeitschriften "mc" und "ELO" des Franzis-Verlages
- Zeitschrift "LOOP" der Firma Graf Elektronik Systeme
- Videocassetten:
lizenzierte Originalcassetten für die privaten Gebrauch. Auf diesen zwei Cassetten sind die 26 Folgen der Fernsehserie enthalten.
Systeme: VHS, Beta, Video 2000
Preise: siehe gültige Preisliste

Inhalt

	Seite
1 Einführung	3
1.1 Zum NDR-Computer	3
1.2 Wozu dient die Baugruppe	4
2. Technische Daten	5
3 Prinzipbeschreibung	6
3.1 Blockschaltbild	6
3.2 Datenübertragung zum Monitor	9
4 Aufbauanleitung	12
4.1 Stückliste des Komplettbausatzes	13
4.2 Stückliste des Aufbausatzes	14
4.3 Aufbau Schritt für Schritt	15
5 Testanleitung	18
5.1 Erste Prüfung ohne IC's	18
5.2 Test der GDP 64k im System	18
5.3 Test und Beispielprogramme	22
Beschreibung zu den Testprogrammen	22
Alphazeichen	23
Graphik	24
Vektoren zeichnen	25
Demo für 680xx	26
5.4 Jumperstellungen	27
6 Fehlersuchanleitung	28
7 Schaltungsbeschreibung	30
7.1 Wie funktioniert die Baugruppe ?	30
7.2 Hinweise zum Monitoranschluß	40
8 Anwendungsbeispiel	41
8.1 Direkte Eingabe von Grafikzeichen	41
8.2 Beispiel als Basic - Programm	42
8.3 Beispiel in Turbo - Pascal	42
8.4 Hardcopyprogramm unter CP/M 2.2	43
8.5 Hardcopyprogramm für 680xx	48
8.6 Hardscroll- Demo für 680xx	56
9 Diverses	64
9.1 Ausblick	64
9.2 Kritik	64
10 Unterlagen zu den verwendeten IC's	65
10.1 TTL-IC's	65
10.2 Der Grafik Prozessor EF 9366	83
11 Literatur	90
Anhang A: Schaltplan	91
Anhang B: Bestückungsplan	94
Anhang C: Best.- Plan mit Layout, B- Seite	95
Anhang D: Layout Bestückungsseite	96
Anhang E: Layout Lötseite	97


1.2 Wozu dient die Baugruppe

Die Baugruppe GDP64HS ist das Bindeglied zwischen dem Mikrocomputer (SBC 2, SBC 3, CPU 680xx oder CPU 280) und einem Monitor. Sie ermöglicht es einen Monitor mit BAS - Anschluß oder einen TTL-Monitor anzuschließen. Nun ist es möglich Arbeitsschritte, die der Computer durchführt, auf dem Monitor anzuzeigen, Graphiken darzustellen oder Einblick in das Innenleben des Computers zu bekommen (Speicherbeladung, Kontrolle der Eingaben). Die GDP64HS kann zudem noch sogenannte Hardcopies erstellen, d.h. der Bildschirm wird mit Hilfe eines Druckers auf ein Blatt Papier kopiert.

Da jeder Bildpunkt auf dem Monitor ansprechbar sein muß, wird bei einer Bildebene von 256 x 512 Bildpunkten ein eigener Speicher von 16 KByte benötigt, wenn jeder Bildpunkt ein Bit beansprucht. Da aber vier unabhängige Bildebenen aufgebaut werden können, braucht man demnach einen Speicherplatz von 64 KByte. Dieser ist in 8 x 64 KBit Speichern organisiert.

In diesem Speicher wird jeweils das gesamte Bild abgespeichert und seriell alle 20 ms abgerufen (50 mal in der Sekunde); dadurch entsteht ein stehendes Bild. Die Verwaltung des Speicherbereiches (Abruf des Bildes, Refresh...) übernimmt der auf der GDP64HS befindliche Graphik-Prozessor EF 9366. Mit dem Mikrocomputer können per Datenbus Befehle übermittle werden, z.B. Schreiben eines Zeichens, Größe des gewünschten Zeichens, Form des Zeichens, Lage und Position des Zeichens auf der Bildebene, Auswahl einer der vier Bildebenen. Dieser Prozessor ermöglicht es auch schnelle Graphik darzustellen (Blockgraphik und Vektoren). Durch Definition von verschiedenen Vektoren ist es möglich, Linien (Vektoren) in jeder Richtung und in jeder Größe zu zeichnen.

Verschiedene Konfigurationen mit der GDP64HS (Bild 1):



2. Technische Daten

- Spannungsversorgung: +5V
- Stromaufnahme: 500 mA
- Busformat: NDR - Bus 54-polig
ECB - Bus 64-polig
- Leiterplattenformat: 160mm x 100mm (Europakarte)
- Ausgang: 1. BAS (beinhaltet HS, VS und VIDEO - Signal)
und
2. TTL - Ausgang: HS, VS, VIDEO (invertierbar)
z.B. IBM Monitor
- Graphik - Controller: EF 9366 (Thomson-CSF)
-kann 4 Seiten bedienen, wobei in eine
geschrieben und zugleich eine weitere
gelesen werden kann.
-integrierter ASCII-Zeichensatz
-Graphikbefehle
* Kurzvektoren
* Vektoren
* Blockgraphik 5x8 und 4x4
- Speicher: 8 x 64k RAM (dynamisch)
- sonstige Funktionen: Read Modify Write (zerstörungsfreies
Zeichnen auf dem Bildschirm)
- Hardcopy (Rücklesen des Bildschirminhaltes
und Ausgabe auf einen Drucker)
- Hardscroll (Scrollen des Bildschirms mit
Hilfe der Hardware, d.h. die Adressen des
Bildschirmspeichers werden hardwaremäßig
aufaddiert).




Bild 3

Der Speicher ist für 4 Seiten aufgebaut, die durch die Seitenschaltung ausgewählt werden können. Es kann in eine Seite geschrieben und zugleich eine weitere gelesen werden. Das aus dem Schieberegister kommende Videosignal geht entweder direkt zum Monitor (TTL) oder zum Videomischer. In dieser Mischstufe wird das Video-Signal mit horizontalen und vertikalen Synchronisationssignalen (HS und VS) so aufbereitet, daß es danach als BAS-Signal (siehe 3.2.2) zur Verfügung steht.

Will man eine Hardcopy erstellen, muß man ähnlich der Datenübertragung zum Monitor den Bildspeicher auslesen. Das Auslesen des Bildschirmspeichers läuft parallel zum Display (Ausgeben der Bildschirminformation). Durch einen Befehl an den Graphikprozessor kann jeweils ein Byte des Bildschirmspeichers gelesen werden und im Arbeitsspeicher abgelegt werden. Durch eine Druckerroutine kann nun das Bild auf einen Drucker ausgegeben werden. Das Auslesen des Bildschirmspeichers ist auch für andere Aufgaben sehr nützlich (z.B. Vergleich von Bildschirmseiten, Abfrage des Maus-Zeigers für Graphikprogramme, Windowtechnik, usw.)

Die Hardware-Scroll-Logik dient zum Rollen (Scroll) des Bildschirms. Bei der bisherigen GPP64k wurde der Scroll softwaremäßig erzeugt. Sollte der Bildschirm bei Textdarstellung um eine Textzeile nach oben gescrollt werden, so mußte das gesamte Bild noch einmal aufgebaut werden (um eine Zeile versetzt). Dadurch war der Scroll natürlich sehr langsam und nur zeilenweise (Textzeile = 8 Bildschirmzeilen) möglich. Der Hardware Scroll behebt diese beiden Mängel. Dabei wird der Bildschirmspeicher beim Scrollen nicht mehr verändert, sondern nur die Adressierung des Bildschirmspeichers. Dies wird durch zwei Addierer erledigt, die lediglich die Bildspeicheradressen, die vom Graphikprozessor kommen, mit einer Scrolladresse, die über Port 61 ausgegeben werden kann, aufaddiert und damit die neue Bildspeicheradresse erzeugt. Dadurch kann der Bildschirm zyklisch gescrollt werden, natürlich mit einer größeren Geschwindigkeit und zeilenweise (fließender Übergang).

Mit Hilfe des RMW-Modus kann man einfach bewegte Bilder erzeugen, da bei Schreibvorgängen in den Bildspeicher (=Monitor) alle Punkte komplementiert werden. Wenn z.B. ein Punkt gesetzt war, so wird er gelöscht, wenn er nicht gesetzt war, so wird er eingeschrieben. Der größte Vorteil des RMW-Modus ist, daß zerstörungsfrei gezeichnet werden kann. Dies ist z.B. nötig, um einen Maus-Zeiger oder ein Fadenkreuz auf einer Graphik oder einem Bild darzustellen,

3. Prinzipbeschreibung

3.1 Blockschaubild




Bild 2

Von der Haupt-CPU (z.B. von der GPU68008) wird über die Adressleitungen A0...A3 eines der 16 Register der Neben-CPU (hier EF 9356) ausgewählt. Soll z.B. ein Vektor gezeichnet werden, so teilt man dem Graphik-Prozessor lediglich den Anfangs- und Endpunkt mit. Die Zwischenwerte werden von ihm selbst berechnet und dann in den Speicher abgelegt.

Der interne Aufbau des Speichers wird durch den Grafikprozessor und sekundär durch die Speicherdekodierlogik organisiert. Im Speicher steht dann die Information, die später auf dem Bildschirm erscheint.

Beispiel: Wir verfolgen das Auslesen eines Bytes vom Speicher zum Monitor (z.B. 10001110)

Das Byte steht am Ausgang des Speichers und wird bei aktivieren des Signals SH/L (Shift Load, am Schieberegister) parallel in das Schieberegister eingelesen. Hier wird das Signal mit dem Punkttakt (14 MHz, CLK) verknüpft und seriell (in der Punktfolge 10001110) an den Monitor hinausgeschoben. Da jedes Bit einen Bildpunkt darstellt, werden jetzt 8 Punkte auf dem Bildschirm angezeigt. Ein dunkler Punkt entspricht einer 1 und ein heller einer 0. (ebenfalls in der Reihenfolge 10001110).

Siehe Bild 3 auf der nächsten Seite.

ohne das Hintergrundbild zu zerstören.

Die Dekodierlogik mit den Adressen A4...A7, den Signalen IORQ und MI benötigt, um die GPU64HS bei I/O-Zugriff von 70...7F (Graphikprozessor) und 60...6F (Seitenport, RW=Mode, Hardcopy und Hardscroll) anzusprechen.

Die Takterzeugung stellt alle benötigten Frequenzen (Pixel-clock, Clock für Schieberegister, Takte für die Adressierung der Speicher) aus dem Grundtakt von 14 MHz her.

3.2 Datenübertragung zum Monitor:

3.2.1 Prinzip der Signale HS, VS und VIDEO.

HS-Signal: (Horizontal-Synchronisation) Dieses Signal ist für die Zeilensynchronisation zuständig. Der Bildschirm wird veranlaßt, mit dem Schreiben einer Zeile so lange zu warten, bis die zu übertragende Information am VIDEO-Ausgang bereitgestellt ist. Wie der Name des Signales schon andeutet, wird das Übertragen der Daten und das Schreiben der Daten auf den Bildschirm synchronisiert.

VS-Signal: (Vertikal-Synchronisation) Dieses Synchronisationsignal veranlaßt einen neuen Bildschirmaufbau, der alle 20 ms stattfindet. Der Schreibstrahl des Bildschirms fährt also von der rechten unteren Ecke in die linke Obere und wird in dieser Zeit ausgeblendet. Während dieses Vorganges kann keine Information geschrieben (also nichts auf dem Bildschirm dargestellt) werden.

VIDEO-Signal: Es besteht aus High- und Low-Signalen die die Bildinformation wiederspiegeln. Will man dieses Signal ansehen, verwendet man am besten ein Oszilloskop.

3.2.2 Monitor mit BAS - Signal:

Das BAS - Signal wird bei normalen Monitoren über eine einzige Leitung übertragen und setzt sich aus den Einzelsignalen HS + VS + Video zusammen. Die Signale HS(bzw VS) und das Videosignal stehen im Verhältnis 1 zu 2.




Bild 4

3.2.3 Monitor mit TTL-Signal z.B. IBM - Monitor:

Hier werden die Signale HS, VS und Video über verschiedene Leitungen zum Monitor übertragen. (siehe rechts, prinzipieller Verlauf der Signale ohne Angabe der Zeiten).




Bild 5

3.2.4 Wie funktioniert ein Monitor ?

Der Monitor (Brownsche Röhre) besteht aus einer Kathode einer Fokussiereinrichtung (Wehnelt-Zylinder und Anode), Ablenkplatten für horizontale und vertikale Ablenkung und einer auf der Röhreninnenseite aufgetragenen Leuchtschicht.

Von der Kathode werden Elektronen ausgesendet, die von der Fokussiereinrichtung gebündelt werden. Die Ablenkplatten sorgen in horizontaler sowie in vertikaler Richtung für die nötige Ablenkung des Elektronenstrahles, damit jeder Punkt des Bildschirms erreicht wird.

Trifft der Elektronenstrahl an der Frontseite des Bildschirms auf (auf die Leuchtschicht) so beginnt der angestrahlte Punkt zu leuchten. Der ausgesandte Elektronenstrahl muß sehr scharf gebündelt sein, um eine hohe Auflösung zu erreichen.




Bild 7

Beispiel: Eine Originalaufnahme der drei Signale HS, VS und Video mit den Logik-Analysier erstellt:

Im ersten Diagramm erkennt man das VS-Signal, darunter das Signal HS und das VIDEO-Signal(VI). Wie daraus zu ersehen ist, wird während des HS-Signales keine Bildinformation geschrieben. Wird der HS-Impuls aktiv, wird in der nächsten Zeile weitergeschrieben. Das VS-Signal leitet den Aufbau eines neuen Bildes ein.




Bild 6



4. Aufbauanleitung

CMOS-Warnung:

CMOS-Bausteine sind hochempfindlich gegen elektrostatische Aufladung! Bewahren oder transportieren Sie CMOS-Bausteine nur auf dem leitenden Schaumstoff! Alle Pins müssen kurzgeschlossen sein.

Tip: Fassen Sie an ein geerdetes Teil (z.B. Heizung, Wasserleitung) bevor Sie einen Baustein berühren.

Bitte beachten Sie hierzu auch den Artikel "Schutzmaßnahmen für MOS-Schaltungen" in unserer Zeitschrift LOOP3.



GDP 64HS

2930 245 273 324 574

4.3 Aufbau Schritt für Schritt des GDP64HS Komplettbausatzes bzw. des Aufbausatzes

Auf einer Seite der Leiterplatte steht der Hinweis "Lötseite"; auf dieser Seite wird abschließend gelötet. Die Bauteile sind nur auf der anderen Seite (der Bestückungsseite) aufzustecken.

Beim Einlöten der Bauelemente beginnt man am besten mit den ganz flachen Bauelementen. Bevor Sie jedoch beginnen sollten Sie sich Ihren Bestückungsdruck genau ansehen und die Bauelemente mit der Stückliste vergleichen. Eventuell fehlende Bauteile sollten Sie sofort reklamieren.

Demnach sollten Sie alle liegenden Widerstände zuerst bestücken. Dies sind die Widerstände R1 bis R11. Diese Widerstände sind durch Farbcodes zu indentifizieren:

Widerstand	Widerstandswert	Farbcode
R1	75 Ohm	violett-grün-schwarz
R2, R6, R7, R9	1 kOhm	braun-schwarz-rot
R3, R4, R11	470 Ohm	gelb-violett-braun
R5	150 Ohm	braun-grün-braun
R8	330 Ohm	orange-orange-braun
R10	220 Ohm	rot-rot-braun

Der vierte Strich kennzeichnet die Toleranz und bei diesen Widerständen immer "gold".

Gehen Sie beim Einlöten der Widerstände folgendermaßen vor: Anschlußdrähte der Widerstände rechtwinklig nach unten biegen und in den entsprechenden Platz auf der Leiterplatte stecken. Achten Sie bitte darauf daß die Widerstände auf der Leiterplatte aufliegen. Auf der Lötseite sollten Sie die überstehenden Enden leicht abbiegen und dann mit einem Seitenschneider abschneiden und verlöten.

Wenn Sie die Baugruppe für den NDR-Computer aufbauen, sollten Sie jetzt die 54-polige abgewinkelte Stiftleiste bestücken. Die Stiftleiste wird als 18-polige und als 36-polige Stiftreihe geliefert. Beim Bestücken sollten Sie folgendermaßen vorgehen: Beide Stiftleisten mit dem abgewinkelten Ende in die vorgesehene Bohrungen (ST4) stecken; dann die Leiterplatte umdrehen und 4 bis 5 Punkte (an den Enden und in der Mitte einige) verlöten. Jetzt sollten Sie erst auf der Bestückungsseite kontrollieren, ob die geraden Stifte der Steckerleiste parallel zur Leiterplatte liegen und ob sich zwischen den Lötunkten "Bäuche" gebildet haben. Sollte einer dieser beiden Defekte vorliegen können Sie dies jetzt noch problemlos beheben und dann die restlichen Pins verlöten.

Ist die Steckerleiste bestückt, kommt die arbeitsintensivste Bestückung: Die IC-Sockel. Bei den IC-Sockel gibt es eigentlich nur eines zu berücksichtigen und das ist die richtige Polarisation der Sockel. Jeder Sockel ist mit einer Kerbe versehen, die Pin 1 markiert. Auf dem Bestückungsdruck ist ebenfalls eine Kerbe bei jedem IC-Sockel aufgedruckt. Diese beiden Kerben müssen übereinstimmen (siehe Abb.).

4.1 Stückliste des Komplettbausatzes GDP64HS

Anzahl	Art.-Nr.	Position im Plan	Bezeichnung	Bemerkungen
1	11229			Leiterplatte GDP64HS
1	11232			Handbuch
1	60082	J5	74 LS 08	Sechs Inverter
2	60080	J1, J31	74 LS 05	8-Bit Schieberegister
1	60104	J13	74 LS 166	synch. 4-Bit Zähler
1	60101	J7	74 LS 163	4 NAND Gatter
1	60075	J8	74 LS 00	4 Inverter
1	60033	J11	7404	6 Inverter
1	60014	J16..J23	4164, 200ns	Dynam. RAM 64 kBit
1	60137	J6	74 LS 74	D-Flip Flop mit Preset
3	60121	J3, J4, J10	74 LS 32	Vier OR-Gatter
1	10806	J9	25 LS 2538	3 zu 8 Decoder
1	60098	J12	74 LS 153	4 zu 1 Multiplexer
2	60094	J29, J30	74 LS 138	3 Bit Binärdekoder
1	60115	J27	74 LS 245	8 fach Bus Transreiver
1	10806	J28	EF 9366	Graphik-Processor
1	60118	J24	74 LS 273	8 Bit D-Register
1	60120	J2	74 LS 30	8-fach NAND
2	60119	J14, J15	74 LS 283	4 Bit Volladdierer
1	60126	J25	74 LS 374	8 Bit Datenlatch
1	61126	J26	74 ALS 574	8 Bit Datenlatch
10	60183	SO 14	14-polige IC-Fassung	
15	60185	SO 16	16-polige IC-Fassung	
5	60187	SO 20	20-polige IC-Fassung	
1	60193	SO 40	40-polige IC-Fassung	
1	60665	R1	75	Widerstand 75 Ohm
1	60621	R5	150	Widerstand 150 Ohm
1	60631	R10	220	Widerstand 220 Ohm
1	60643	R8	330	Widerstand 330 Ohm
3	60651	R3, R4, R11	470	Widerstand 470 Ohm
4	60626	R2, R6, R7, R9	1 K	Widerstand 1000 Ohm
2	60518	RN1, RN2	8x3,3,K	Netzwerkwidestand
1	60958	RN3	4x470 Ohm	Netzwerkwidestand
1	60248	C7	10 uF, Tantal ELKO	auf Polung achten !
11	60239	C1...C6, C8...C12	100 nF	Keramikkondensator
1	60590	T1	BC 107	Transistor
1	60166	Q1	Quarz 14.00 MHz	
1	60499	ST1	7-polige Stiftleiste gewinkelt	
1	60725	ST3	9-polige D-Sub-Buchse	
1	10787	ST2	ECB-Bus 64-polig	oder
1	10405	ST4	NDR - Bus 18-polig, gewinkelt und	
1	10406	ST4	NDR - Bus 36-polig, gewinkelt	
1	10097	BU1	Monitor Buchse Cinch einlötfbar	

Stecken Sie nun alle IC-Sockel auf. Achten Sie darauf, daß Sie nicht einen 14-poligen in den Platz eines 16-poligen stecken usw. Sind alle Sockel aufgesteckt, ist es hilfreich wenn Sie nach folgender Beschreibung vorgehen:

Legen Sie nun eine feste Pappe, ein Stück Holz oder etwas ähnliches auf alle Bauelemente und drehen dies unter festem andrücken der Pappe mit der Leiterplatte herum und löten von jedem IC-Sockel zwei diagonal gegenüberliegende Pins an. Bevor Sie die restlichen Pins verlöten, sollten Sie auf der Bestückungsseite noch einmal kontrollieren, ob alle Sockel richtig gesteckt worden sind und ob alle auf der Leiterplatte aufliegen.

Ein späteres Ändern macht meistens vielmehr Mühe und führt bei ungetübten Aufbauern oftmals zur Zerstörung der Leiterplatte (Leiterbahnen werden abgerissen oder Durchkontaktierungen zerstört usw.).

Die Keramik Kondensatoren C1 bis C6 und C8 bis C12 sind ungepolt; sie brauchen hier also nicht auf die Polung zu achten.

Beim Einlöten des Tantalkondensators C7 achten Sie bitte auf richtige Polung. Das "+" auf dem Kondensator muß mit dem "+" auf dem Bestückungsdruck übereinstimmen.

Beim Transistor muß auf die Anschlüsse E,B,C geachtet werden. Der Transistor hat an seinem Umfang eine "Nase". Der PIN, der dieser Nase am nächsten kommt, ist der Emitter (siehe Abb.)



Transistor von unten gesehen Bestückungsdruck

Der Transistor sollte nicht sehr tief hineingesteckt werden, da sonst die Hitze des Lötkolbens ihn zerstören könnte.

Zum Schluß werden die Buchsen und der Quarz bestückt. Beim Einlöten der BAS-Buchse BUI ist darauf zu achten, daß diese ganz auf der Leiterplatte aufliegt. Die Buchse sollte fest aufliegen, dann erst kann sie eingelötet werden.

Der Schwingquarz ist nicht gepolt und kann somit nicht falsch herum eingelötet werden. Der Quarz kann, wenn er stehend stirbt auch nach folgender Abb. gelegt werden. Allerdings müssen Sie dann beim Bestücken des Halte winkels den Quarz so legen, daß die Schraube für diesen noch Platz findet. Das Gehäuse des Quarzes darf Kontakt mit der Schraube bzw. mit Masse haben.

4.2 Stückliste des Aufbausatzes GDP64k-GDP64HS

Anzahl	Art.-Nr.	Position im Plan	Bezeichnung	Bemerkungen
1	11229			Leiterplatte GDP64HS
1	11232			Handbuch
1	60082	J5	74 LS 08	4 AND-Gatter
2	60121	J3, J4, J10	74 LS 32	Vier OR-Gatter
1	60094	J29, J30	74 LS 138	3 Bit Binärdekoder
1	60120	J2	74 LS 30	8-fach NAND
2	60119	J14, J15	74 LS 283	4 Bit Volladdierer
1	60126	J25	74 LS 374	8 Bit Datenlatch
1	61126	J26	74 ALS 574	8 Bit Datenlatch
10	60183	SO 14	14-polige IC-Fassung	
15	60185	SO 16	16-polige IC-Fassung	
5	60187	SO 20	20-polige IC-Fassung	
1	60193	SO 40	40-polige IC-Fassung	
1	60665	R1	75	Widerstand 75 Ohm
1	60621	R5	150	Widerstand 150 Ohm
1	60631	R10	220	Widerstand 220 Ohm
1	60643	R8	330	Widerstand 330 Ohm
3	60651	R3, R4, R11	470	Widerstand 470 Ohm
4	60626	R2, R6, R7, R9	1 K	Widerstand 1000 Ohm
2	60518	RN1, RN2	8X3,3,K	Netzwerkwidestand
1	60958	RN3	4x470 Ohm	Netzwerkwidestand
1	60248	C7	10 uF, Tantal ELKO	auf Polung achten !
11	60239	C1...C6, C8...C12	100 nF	Keramikkondensator
1	60590	T1	BC 107	Transistor
1	60166	Q1	Quarz 14.00 MHz	
1	60499	ST1	7-polige Stiftleiste gewinkelt	
1	60725	ST3	9-polige D-Sub-Buchse	
1	10787	ST2	ECB-Bus 64-polig	oder
1	10405	ST4	NDR - Bus 18-polig	gewinkelt und
1	10406	ST4	NDR - Bus 36-polig	gewinkelt
1	10097	BUI	Monitor Buchse Cinch einlötfähig	

ein 1,75 MHz Signal messbar sein.
An J7 müssen folgende Signale zu messen sein:




Bild 8

Anschließend muß die Versorgungsspannung wieder weggenommen und der EF 9366 eingesteckt werden. Beim Einschalten der Spannung muß auf dem Monitor ein abgegrenztes dunkles Bild erkennbar sein. Es ist noch keine Bildinformation erkennbar (auch nicht vorhanden). Nur das Synchronsignal, das der EF 9366 erzeugt, muß mit dem Oszilloskop am BAS - Ausgang zu messen sein. Wie das Signal aussieht, ist in Kapitel 3 unter 'Daten-übertragung zum Monitor' zu sehen.

Anschließend sollte die Spannungsversorgung der Speicherbausteine J16..J23 kontrolliert werden. Jeweils an Pin 8 müssen 5 Volt anliegen (Masse liegt an Pin 16). Nach Abschalten der Spannung können die Speicherbausteine eingesteckt werden.

5.2.2 Bestücken der ICs und erste Tests beim Aufbausatz

Da die Ausstattung des Aufbausatzes auf die Weiterverwendung von ICs der 'alten' GDP64k abgestimmt ist, sollten Sie diese nun bereithalten. Beim Entnehmen der benötigten Schaltkreise benutzen Sie bitte einen Schraubendreher der Größe zwei oder drei, bzw. ein Taschenmesser mit schmaler Klinge. Das Werkzeug wird nun vorsichtig von der Stirnseite der ICs her in den Spalt zwischen IC und Fassung eingeschoben. Durch die Keilform des Schraubendrehers wird der Schaltkreis jetzt im vorderen Bereich aus der Fassung angehoben. Durch leichte Kippbewegungen wird der Schaltkreis vollständig ausgehebelt. Eventuell verbogene IC-Beinchen werden mit einer Flachzange geradegerichtet. Bei Verwendung eines Taschenmessers können Sie ebenfalls Kippbewegungen durchführen, oder nachdem die Klinge ganz untergeschoben wurde das IC mit Drehbewegungen aus seiner Fassung liften.

Beachten Sie hierbei jedoch die CMOS- Warnung!



Abb. Einlöten des Quarzes
Die Stecker ST1 und ST3, sowie die Jumper JMP1 bis JMP5 werden nicht bestückt. Die Jumper sind auf der Lötseite der Leiterplatte voreingestellt.

Sollten Sie die GDP64HS für den ECB-Bus aufgebaut haben, müssen Sie jetzt noch die 64-polige Messerleiste (ST1) bestücken, und die in folgender Abbildung durch Pfeil gekennzeichnete Brücken auf der Lötseite schließen.

Rückwandblech:

Wollen Sie diese Baugruppe in das Gehäuse GEH3 einbauen, so wird ein passendes Rückwandblech benötigt. (Bitte gesondert bestellen) #11211

Beim Umsetzen der ICs arbeiten Sie sich bitte IC für IC durch, d.h. hier Entnehmen und dort Einsetzen. Besondere Erwähnung verdienen die ICs J1 und J31 (6-fach Inverter 7405): Im Schaltplan und im Bestückungsplan der GDP64HS werden hierfür LS-Typen vorgesehen. Alternativ können anstatt der LS-Typen aber auch Standardtypen eingesetzt werden, die auf der GDP64k bereits vorhanden sind. Aus diesem Grund sind dem Aufbausatz diese Bausteine nicht beigelegt worden.

Die sonstige Vorgehensweise entspricht der Testanleitung unter Kapitel 5.2.1.

5.2.3 Test im Z80-System

Sind nun alle Bausteine bestückt, kann der Test mit der Software beginnen. Setzen Sie in Ihrem Rechner nur das Grundprogramm ein, so reicht es, wenn Sie die SBC3 (bestückt mit EGRUND2), die KEY bzw. KEY2 und die GDP64HS im BUS stecken haben. Der Monitor wird mit dem Monitorkabel am Monitor und an BUL der GDP64HS angeschlossen. Nach dem Einschalten der Spannung muß nach einer kurzen Copyright Meldung das Grundmenue des Grundprogrammes erscheinen. Bleibt das Bild dunkel, so sollten Sie erst mal am Kontrastregler des Monitors drehen. Es kann nämlich sein, daß dieser am Anschlag steht und somit kein Bild kommen erscheinen kann.

Haben Sie einen Z80-Rechner mit FLOMON, so genügt es für den ersten Test die SBC3 (mit FLOMON), die KEY bzw. KEY2, eine Speicherkarte mit mindestens 64k RAM (z.B. ROA64, RAM64, RAM256, ROA256/LM) und die GDP64HS einsetzen. Schließen Sie die Tastatur an die KEY und den Monitor an die GDP64HS an. Wenn Sie jetzt den Rechner einschalten, muß das FLOMON-Grundmenü erscheinen. Wenn dieses Menü nicht erscheint, können Sie natürlich noch kontrollieren, ob der Kontrastregler am Monitor richtig eingestellt ist. Bringt dies auch keinen Erfolg, sollten Sie mit Kapitel 6 fortfahren.

5.2.3 Test im 680xx System

5.2.3.1 Test im 68008 System

Zum Test der GDP64HS im 68008-System benötigen Sie als Mindestkonfiguration eine CPU68k, eine ROA64 (mit EASS 0-3 und mindestens einem RAM 8k; eingestellt auf Bank 0), eine KEY bzw. KEY2 und eine GDP64HS. Wenn Sie jetzt die Tastatur an der KEY und den Monitor an der GDP64HS anschließen, und die Spannung einschalten, erscheint nach einer kurzen Copyright Meldung das Grundmenue des Grundprogrammes 68k. Sollte es nicht erscheinen, können Sie wiederum versuchen den Kontrastregler des Monitors richtig einzustellen. Bringt dies keinen Erfolg sollten sie mit Kapitel 6 fortfahren.

5. Testanleitung

5.1 Erste Prüfung ohne IC's Komplettausatz bzw. Aufbausatz

Die Leiterplatte ist bis jetzt erst mit den Sockeln und mit den passiven Bauelementen bestückt. Mit diesem Aufbau wird der erste Test durchgeführt.

Zu diesem Test muß die Baugruppe in den Bus gesteckt werden. Achten Sie beim Einstecken in den Bus, daß Sie die Baugruppe richtig herum einsetzen. Ein falsches Einstecken, z.B. um ein Pin zu weit rechts kann zu Kurzschlüssen führen und kann Bauelemente zerstören.

Nach dem Einstecken der Leiterplatte muß der Rechner weiter problemlos funktionieren. Falls nein - weiter im Kapitel 6. Man mißt, ob an allen IC-Sockeln die Versorgungsspannung von +5V ankommt. Dabei liegt bei Standard-TTL-Bausteinen jeweils am letzten Pin einer Fassung (z.B. bei 14-poligen an Pin 14, bei 16-poligen an Pin 16, bei 20-poligen an Pin 20), die Versorgungsspannung von +5V, 0V bzw. Masse liegt jeweils auf dem letzten Pin der ersten Reihe (bei 14-poligen auf Pin 7, bei 16-poligen auf Pin 8, bei 20-poligen auf Pin 10). Achtung!: Bei den RAM-Bausteinen sind die Plus- und Masse-Anschlüsse genau andersrum (+5V liegt an Pin 8 und GND liegt an Pin 16). Beim Graphik-Prozessor EF 9366 liegt Masse auf Pin 20 und +5V auf Pin 40 (siehe auch Kapitel 9).

Liegt die Versorgungsspannung +5V und 0V (Masse,GND) an den richtigen Pins an, dann können die IC's eingesetzt werden. Dabei muß auf die Richtung der IC's geachtet werden. Die Markierung auf dem IC muß mit der Kerbe in der Fassung übereinstimmen.

5.2 Test der GDP64HS im System

5.2.1 Bestücken der ICs und erste Tests

Sie können jetzt alle ICs einstecken. Bitte achten Sie darauf, daß Sie die ICs richtig herum einstecken. Die Kerbe auf dem IC muß mit der Kerbe am Sockel bzw. auf dem Bestückungsdruck übereinstimmen. Kontrollieren Sie lieber doppelt, denn wenn ein IC falsch herum eingesteckt ist, ist es garantiert 'tot'.

Haben Sie ein Oszilloskop und wollen die Baugruppe Schritt für Schritt testen, so können Sie auch nach folgender Beschreibung vorgehen:

Zuerst wird nur das IC J11 eingesteckt (IC zur Takterzeugung). Wird die Leiterplatte nun auf den Bus gesteckt, muß an J11/8 eine Taktfrequenz von 14 MHz zu messen sein.

Wenn dieser Takt anliegt können die restlichen IC's bis auf den EF 9366 (J28) und die Speicherbausteine J16..J23 hineingesteckt werden; aber nicht bei angelegter Spannung !!! Wird danach die Spannung wieder angelegt, muß an IC J28/1

5.2.3.2 Test im 68000-System

Zum Test der GDP64HS im 68000 System benötigen sie folgende Mindestkonfiguration: Eine CPU68000, zwei ROA64k (mit EG68000 ODD und EVEN; auf Bank 0 eingestellt), eine KEY bzw. KEY2 und die GDP64HS. Dabei ist zu beachten, daß eine ROA64 auf der "ODD"-Seite (ungerade) der CPU68000 steckt, und die andere auf ROA, die KEY und die GDP64HS auf der "EVEN" Seite gesteckt sein muß (siehe auch CPU68000 Handbuch Seite 5 unten). Nachdem Sie die Tastatur (an die KEY) und den Monitor (an die GDP64HS an BUI) angeschlossen haben, können Sie den Rechner einschalten. Es muß muß das Grundmenü des Grundprogrammes erscheinen. Bleibt der Bildschirm dunkel, sollten Sie den Kontrastregler des Monitors noch einstellen; dieser könnte am Anschlag sein und daher kein Bild zeigen. Bleibt auch dies ohne Erfolg, können Sie mit Kapitel 6 fortfahren.

5.2.3.3 Test im 68020-System

Zum Test der GDP64HS im 68020 System benötigen Sie folgende Mindestkonfiguration: CPU68020, vier ROA64k mit EG68020 auf Bank 0 eingestellt, eine KEY bzw. KEY2 und die GDP64HS. Auch bei dieser Konfiguration sollten Sie darauf achten, daß Sie die Baugruppen an die richtige Stelle im Bezug auf die CPU68020 stecken (siehe hierzu im CPU68020 Handbuch Seite 8). Wenn Sie jetzt die Tastatur (an die KEY) und den Monitor an die GDP64HS (an BUI) anschließen, muß das Grundmenü des Grundprogrammes 68k auf dem Bildschirm erscheinen. Sollte kein Bild erscheinen, sollten Sie den Kontrastregler des Monitor noch einstellen; ist dieser nämlich am Anschlag, kann kein Bild erscheinen. Bringt dies aber auch nicht, den erhofften Erfolg sollten Sie mit Kapitel 6 fortfahren.

demoprogramm alpha

```

:z80
:***** Testprogramm RAKU 3'87 *
:*****
gdp equ 70h ;BASIS
seite equ 60h ;Seitenadr.
org 8800h

start: ld a,0F0h ;Seite 3 verwenden
out (seite),a ;warten bis Gdp fertig
call wai1 ;Warteschleife aufrufen
ld a,6 ;Bildschirm löschen
out (gdp),a ;und ausführen

call wai1 ;Warteschleife aufrufen
ld a,3 ;PEN down
out (gdp+1),a ;PEN-Mode
ld a,41h ;Zeichen A laden
out (gdp),a ;und ausgeben

call wai1 ;Warteschleife aufrufen
ld a,15 ;* 15 (Zeichen gross)
out (gdp+3),a ;Zeichen B laden
ld a,42h ;und ausgeben
out (gdp),a

call wai1 ;Warteschleife aufrufen
ld a,11H ;* 1 (Zeichen klein)
out (gdp+3),a ;Zeichen C laden
ld a,43h ;und ausgeben
out (gdp),a

; Verzögerung
ld bc,2222h ;z.B. 2222 mal durchlaufen
dec bc ;Schleifenanfang
ld d,0Ffh ;innere Schleife
er: dec d
jr nz,er
ld a,b ;durch diese Befehle wird
or c ;das Flag Register beeinflusst
jr nz,wschl

; Warteschleife
wai1: in a,(gdp)
and 4 ;(Maskierung)
jr z,wai1 ;erst wenn fertig
ret ;dann nächsten Befehl

END

```

5.3 Beispiel und Testprogramme:
Beschreibung zu den Testprogrammen:

1. Beispiel:(Buchstaben) (lauffähig ohne Flomon)

Ist das Bit 2 des Registers 70h auf 0, so darf kein Kommando an die GDP gegeben werden, da diese dann beschäftigt ist. Man muß also vor jeder Befehlsausgabe oder jedem Umsetzen eines der anderen Register darauf warten, daß dieses Bit auf eins liegt. (Siehe auch 'Warteschleife' wait).
Im Programm: Aufruf der Warteschleife durch 'call wait'.

Wird der Wert 6 an die GDP geleitet, so erfolgt 'Bildschirm Löschen' und es kann die Ausgabe beginnen.
Zuerst wird der Buchstabe 'A' in gewohnter Größe geschrieben. 0fh an 73h bewirkt 'Groß -Schreibung'.Das Zeichen 'B' wird groß auf dem Bildschirm dargestellt. Danach wird wieder auf Kleinschreibung umgestellt (1lh nach 73h), und es wird der Buchstabe 'C' geschrieben.

Die Verzögerung gestattet es, das Bild eine Weile anzusehen, bevor wieder ins Betriebssystem zurückgesprungen wird.

2. Beispiel:(Figurenzeichnen mit FLOMON)

Dieses Programm zeigt das Zeichnen verschiedener Figuren auf dem Bildschirm.

Mit dem Befehl 'ld de,A1' wird die unter 'A1' stehende Information eingelesen und mit 'call string' zur Ausführung gebracht.
Mit der Routine 'Eingabe' wird auf einen Tastendruck gewartet. Was die einzelnen Zeichen hinter db.. bedeuten ist dem Programm zu entnehmen.

3. Beispiel:(Vektoren mit FLOMON)

Das dritte Beispiel zeigt die Darstellung von Vektoren, die zu einem sternähnlichen Gebilde zusammengefügt werden.
Die Befehle 'clrall' und 'wait' sind FLOMON- Befehle ;ihre Sprungadressen werden am Programm Anfang definiert.
'clrall' löscht alle Bildschirmseiten und 'wait' führt genau das aus, was im vorigen Beispiel in der 'wait' Routine stand.

Zunächst werden die X und Y Register geladen (=Anfangspunkt Bildschirmmitte), der Schreibstift gesetzt (PEN down), und die Richtung, in der gezeichnet werden soll, festgelegt.
Das Ganze wird in der Schleife 'LOOP' abgearbeitet, die durch incrementieren von b die Zeichenrichtung ändert.

```

0001      AF          ;Return-Laste
0060      D3 60      ;Seitenadresse
0005      equ       0dh          ;Systemadresse
0024      equ       60h          ;Inde Eingabeliste
          equ       00005h
          equ       '$'
          org       8000h

8800'    AF          ;Hier wird Seite 0
8801'    D3 60      ;verwendet

8803'    11 8020'   ;Eintlesen der Liste
8806'    CD 890C'   ;ausführen
8809'    C3 8812'   ;jp Eingabe rufen

880C'    0F 09      ;Zeichenstring zur
880F'    CD 0005   ;Ausführung bringen
8811'    C9          ret

8812'    3L 11      ;Warten bis
8814'    5I         ;eine Taste
8815'    0I 06     ;gedrückt wird
8817'    CD 0005   ;call system
881A'    1F 00     ;cp 0h
881C'    CA 8812'  ;jp z.eingabe
881E'    C9          ret

8820'    1B 1B 47 00 ;zeichnliste (grafikmodus)
8824'    5A 00     ;Bildschirm löschen
8826'    4D 20 31 30 ;db "M 100 100",cr
8827'    30 00
8830'    52 20 35 30 ;Rechteck zeichnen
8834'    20 35 30 00
8838'    4F 20 33 30 ;Kreis zeichnen
883C'    20 33 30 20
8840'    30 20 33 36
8844'    30 00
8846'    42 20 48 61 ;'Hallo' schreiben
884A'    6C 6C 6F 00
884E'    53 20 30 00 ;Rücksprung
8852'    41 24     ;zum Alpha-Modus

(LWI)

```

5.4 Jumperung der Baugruppe

Auf der Baugruppe sind die Jumper JMP1 bis JMP5, Alle diese Jumper sind voreingestellt und müssen bei Standard-konfigurationen auch nicht geändert werden. Hier nun die Beschreibung der einzelnen Jumper:

JMP1: Damit wird in Verbindung mit JMP2 und JMP3 auf den Betrieb mit dem EF 9367 umgestellt. Dabei ist jedoch der 14 MHz- Quarz gegen einen 12MHz- Quarz auszu-wechseln.
In der voreingestellten Position von JMP1 wird der EF 9366 bedient.
Beim Einsatz des Videoprozessors EF 9367 ist eine Hardcopy- Funktion bis auf weiteres nicht möglich.

JMP2: JMP2 dient zur Umstellung der Auflösung der GDP64HS. Die Standardauflösung liegt bei 256 x 512 Bildpunkten. Legt man diesen Jumper um, kann man auch mit einer Auflösung von 512 x 512 Bildpunkten im Interlace-Modus (Zeilensprungverfahren) arbeiten. Allerdings kann dies nur mit dem Graphikprozessor 9367 durchgeführt werden. Außerdem gibt es für diese Auflösung eigentlich keine Software, da das Flimmern des Interlace Modus wohl meistens als störend empfunden wird.

JMP3 JMP3 dient nur dazu einzustellen, welcher Graphikprozessor verwendet wird (9366 oder 9367). Voreingestellt ist der 9366.

JMP4: JMP4 ist in drei Abschnitte aufgeteilt. Die oberen 2 Brücken dienen zum Invertieren des Videosignales. Die Brücken 3 und 4 dienen zum Invertieren des HSync-Signales und die Brücken 6 und 7 zum Invertieren des Vsync-Signales.

```
JMP4
0 1 0
0 2 0
0 3 0
0 4 0
0 5 0
0 6 0
```

Videosignal invertiert: 1 gebrückt, 2 offen
Videosignal nicht invertiert: 2 gebrückt, 1 offen
HSYNC invertiert: 3 gebrückt, 4 offen
HSYNC nicht invertiert: 4 gebrückt, 3 offen
VSYNC invertiert: 5 gebrückt, 6 offen
VSYNC nicht invertiert: 6 gebrückt, 5 offen

JMP5: JMP5 dient lediglich dazu, das VSYNC-Signal auf den INT zu legen. Dieser JMP ist natürlich offen.
JMP5 wurde vorgesehen, um einen definierten Interrupt von 20 ms erzeugen zu können. Dies ist eventuell für Multitasking-Aufgaben interessant. Sonst bleibt dieser Jumper immer offen.

demoprogramm vektoren

```
.z80
;*****
;* Demoprogramm Vektoren raku 3'87 *
;*****
0070 gdp equ 70h ;BASIS
0060 gdp equ 60h ;Seitenadr.
F040 clrall equ 0f040h ;Bildschirmseiten löschen
F055 wait equ 0f055h ;Warten
0005 system equ 00005h ;Systemadresse
org 0100h

start: call clrall
call wait
ld a,010h ;Hier wird Seite 1
out (seite),a ;verwendet

ld b,23
ld c,32
loop: call wait
ld a,5
out (gdp),a

;*****
0115' CD F055 ;Warteschleife aufrufen
0118' 3E 7E ;Y-Register low
011A' D3 78 ;out (gdp+1),a

011C' CD F055 ;Warteschleife aufrufen
011F' 3E FF ;ld a,0ffh
0121' D3 79 ;out (gdp+09),a

0123' CD F055 ;call wait
0126' 3E 03 ;ld a,3h
0128' D3 71 ;out(gdp+1),a

012A' CD F055 ;Warteschleife aufrufen
012D' 78 ;ld a,b
012E' D3 70 ;out (gdp),a

0130' CD F055 ;call wait
0133' 3E 45 ;ld a,45h
0135' D3 75 ;out (gdp+5),a

0137' CD F055 ;call wait
013A' 3E 50 ;ld a,50h
013C' D3 77 ;out (gdp+7),a

013E' 04 ;inc b
013F' 78 ;ld a,b
0140' 91 ;sub c
0141' 20 C8 ;jr nz,loop
```

```

0143' 3E FF
0145' 5F
0146' 0E 06
0148' CD 0005
014B' FE 00
014D' CA 0143'

```

```

eingabe: id a, Offh
          id e, a
          ld c, 6h
          call system
          cp 0h
          jpe z, eingabe

```

END

Zum Schluß hier noch ein kleines Programm, welches auf 680xx-Systemen läuft:
 In diesem Beispiel wird von den Befehlen 'hebe', 'senke', 'drehe' und 'schreite' Gebrauch gemacht. Zuerst wird die Schildkröte bei x = 50, y = 50 positioniert, Richtung nach oben. Dann schreitet sie 50 mal schreibend nach oben, hebt an, schreitet 50 mal ohne zu schreiben, wird gedreht und schreibt weiter.

```

;*****
;* Demo- Programm (Schildkroete) *
;* fuer 680xx- Systeme *
;*****
move #50,d1
move #50,d2
move #90,d3
jsr $set

move #100,d0
jsr $schreite

jsr $hebe
move #50,d0
jsr $schreite

move #-45,d0
jsr $drehe

jsr $senke
move #50,d0
jsr $schreite

move #-45,d0
jsr $drehe

move #50,d0
jsr $schreite

```

6. Fehlersuchanleitung

Sollte Ihre Baugruppe bei den in Kapitel 5 beschriebenen Tests nicht funktionieren, so heißt es jetzt systematisch auf Fehlersuche zu gehen.

Wir wollen Ihnen nun ein paar Vorschläge machen, wie eine systematische Fehlersuche mit und ohne Oszilloskop vor sich gehen kann:

6.1 Mögliche Fehler und ihre Behebung

- 6.1.1 Sind die bisher verwendeten Baugruppen in Ordnung? (Funktionierte das System ohne die Baugruppe GDP 64K?)
- 6.1.2 Sind die Jumper richtig gesteckt?
- 6.1.3 Machen Sie zuerst eine Sichtprobe. Können Sie irgendwo auf Leiterplatte unsaubere Lötstellen (zuviel Lötzinn, manchmal zieht das Lötzinn Fäden) erkennen, die eventuell einen Kurzschluß verursachen könnten? Dann müssen Sie diese Lötstellen nachlöten und die unzulässige Verbindung beseitigen.
- 6.1.4 Haben Sie auch alle IC's richtig herum und am richtigen Platz eingesteckt? (Vergleiche mit Bestückungsplan)
- 6.1.5 Sind alle gepolten Bauteile (Elkos, Dioden, usw.) richtig herum eingelötet?
- 6.1.6 Haben Sie auch keine Lötstelle vergessen zu löten? (sehen Sie lieber noch einmal nach)
- 6.1.7 Sehen Sie irgendwo "kalte" Lötstellen? Kalte Lötstellen erkennt man daran, daß sie nicht glänzen, sie sind im Vergleich mit richtig gelöteten Lötstellen trübe.
- 6.1.8 Haben Sie auch nicht zu heiß gelötet? Wenn der Lötkegel zu heiß eingestellt ist und (oder) Sie zu lange auf der Lötstelle bleiben, dann kann es passieren, daß sich die Leiterbahnen von der Platine lösen und Unterbrechungen bilden. Ferner kann es auch passieren, daß Durchkontaktierungen unterbrochen werden, oder daß Bauteile durch zu heißes Löten zerstört werden.
- 6.1.9 Nehmen Sie alle IC's aus ihren Fassungen. Schauen Sie sich beim Herausnehmen die IC-Füßchen genau an. Manchmal sind Füßchen umgeknickt oder stecken daneben. Nehmen Sie sich die Layouts zur Hand und kontrollieren Sie alle Leiterbahnen, mit einem Durchgangsprüfer oder mit einem Ohmmeter auf Durchgang. Bereits kontrollierte Leiterbahnen können Sie, der Übersicht wegen, auf dem Layout mit Bleistift durchstreichen oder mit Farbstiften nachziehen.

6.1.10 Prüfen Sie die Versorgungsspannung mit einem Digital-Voltmeter (am Bus +5V, nicht am Netzgerät, da am Kabel bei starker Belastung bis zu 0,5V abfallen können). Toleranzen von +/- 5% also von 4,75V bis 5,25V sind erlaubt. Falls die Spannung zu gering ist, prüfen Sie, ob die Verbindung vom Netzteil zum Bus mit ausreichend dicken (mind. 2 mm Quadrat) Kabel erfolgt ist. Gegebenenfalls müssen Sie Ihr Netzteil nachregeln. Vorsicht: nie über 5,1V nachregeln, da sich auf einigen Platinen 5,1V Zenerdioden befinden, die ab 5,1V durchschalten, was entweder zum Zusammenbruch Ihrer Versorgungsspannung führt oder die Zenerdiode bis zu ihrer Zerstörung erhitzt.

Übrigens: Wir empfehlen 5,05V.

Wenn Sie alle Leiterbahnen kontrolliert und nichts gefunden haben, dann ist die Wahrscheinlichkeit groß, daß ein Bauteil defekt ist.

Wenn Sie einen Prüfstift oder ein Oszilloskop haben, dann können Sie jetzt überprüfen, ob an den jeweiligen Ausgängen die richtigen Signale anliegen. Welche Signale wo anliegen müssen, können Sie aus der Schaltungsbeschreibung und aus dem Schaltplan entnehmen.

Falls Sie keine Meßgeräte haben, dann müssen Sie alle Bauteile systematisch austauschen, bis Sie das Defekte gefunden haben. Verwenden Sie dazu eventuell eine zweite Baugruppe (die eines Freundes oder eines Bekannten).

Sollten Sie gar nicht zurande kommen, hilft Ihnen unser Pauschal-Reparatur-Service, dessen Bedingungen Sie der Preisliste entnehmen können.

den. Man kann z.B. im Hintergrund schreiben, also Lasc- und Schreibseite verschieden wählen, oder man kann die Seiten wechselseitig hin und herschalten, um zwei Seiten quasi gleichzeitig sichtbar zu haben. Die Seiten können synchron (nach einem VSYNC-Signal) oder asynchron (zu einem beliebigen Zeitpunkt umgeschalten werden).

Damit es hierbei nicht zu Kollisionen kommen kann, dient J12, ein 2 mal 4 zu 1 Multiplexer, als Umschalter für die Videospeicherseiten (je 16KB).

Nächst sei die Brücke (Jumper) JMP2 auf der Stellung '9366' (ist auf der Platine bereits realisiert). Damit ist nur der obere Teil des Multiplexers (J12) maßgebend. J12 erzeugt mit seinem Ausgang 1Y (J12/7) das jeweils höchstwertige Adressbit A15 bzw. A7 der gemultiplizierten Adresse, deren Wertigkeiten von der gewählten Seite abhängig sind. Abhängig von der Information an den Select-Eingängen A und B (J12/14,2) wird einer der Eingänge IC0...IC3 (J12/6,5,4,3) auf den Ausgang 1Y (J12/7) durchgeschaltet. Die logischen Pegel an den Eingängen IC0 und IC1 (J12/6,5) bestimmen die Seite, aus der gelesen werden soll, IC2 und IC3 (J6/4,3) definieren die Schreibseite (vgl. auch obige Abbildung). Die Taktaufbereitungslogik (J8 und J7) sorgt dafür, daß die Adressbits im für die Speicher richtigen Timing erzeugt werden.

Bild 9 zeigt beispielsweise folgende Betriebsart: Auf Seite 1 einschreiben und die Seite 0 auslesen. Die Signale S153/IC0 und S153/IC1 liegen auf low (entspricht Seite 0). Das Signal S153/IC2 liegt auf high und S153/IC3 liegt auf low, somit ist Seite 1 zum Beschreiben ausgewählt.

In der ersten Hälfte des Timingdiagrammes ist Blk (Signal S153/B) aktiv, d.h. der EP9366 ist mit der Bildausgabe aus Speicherseite 0 beschäftigt. Das Signal S153/1Y repräsentiert die Adressleitungen A15 bzw. A7, nachdem ob eine Spaltenadresse oder eine Zeilenadresse ausgegeben wird. A15 bzw. A7 sind hierbei erwartungsgemäß low.

In der zweiten Hälfte des Timingdiagrammes (Bild 9) ist die Leitung Blk (Signal S153/B) unwahr geworden; es wird in die DRAMs eingeschrieben. Man erkennt, daß Signal S153/1Y seine Polarität wechselt: Wenn die fallende Flanke von RAS auftritt (geschleicht ca. 150ns vor CAS, das sind rund 1008 der Zeitdauer von CAS) ist A15 low und bei CAS ist A7 high. A15 und A7 sind aber ja ein- und dasselbe Signal (hier S153/1Y). Signal RAS wurde hierbei nicht explizit aufgenomen, da es ja acht dieser Leitungen gibt.

Punkt hell (Low-Signal), liegt wegen der Invertierung an J2 ein High Signal an J10/2. Soll jetzt wieder ein heller Punkt geschrieben werden (also low), so wird der Ausgang J10/3 high und es wird ein dunkler Punkt in den Speicher geschrieben (siehe Bild 10, Signal4164/-WR).

Die Verzögerung des Write-Signales für die DRAM-Speicher wird mit dem Load-Signal (J7/9) realisiert (siehe Bild 10, Signale LOAD und 4164/-WR). Mit J5/4,5,6 kann dieses Load-Signal mit Hilfe des RMW-Bits wieder gesperrt werden. Das OR-Gatter (J10/12,13,11) läßt ohne RMW das Schreibsignal DW (J28/14) original vom GDP passieren und mit RMW das Load-Signal.

Wird auf den Port 61h geschrieben, so wird J29/14 aktiviert und gleichzeitig der Ausgang J3/6. Dadurch wird auf den Scroll-Port (J26) ein Byte übergeben. Der Wert dieses Bytes (von 0 bis 255) wird als "Scroll-Wert" zur horizontalen Adresse aufaddiert.

Wird z.B. der Wert 40h auf Port 61h ausgegeben, so wird der Bildschirminhalt um 40h = 64 dezimal Punkte nach unten geschrollt. Der Rest, der unten vom Bildschirm verschwindet, wird oben wieder hineingeschoben (zyklisches Rotieren des Bildschirmspeichers). Der kleinste Wert, der beim Scrollen eine Wirkung zeigt, ist zwei, da die Datenleitung D0 nicht an den Scrollport 61h angeschlossen ist.

Die Steuerung des Hardscrolls wird von dem -BLK und dem Steuersignal für den Seitenport (J6/6) gesteuert. Diese beiden Signale werden ODER-verknüpft (J4/1/2/3) und ergeben ein vorgezogenes CAS-Signal für die Adierlogik. Die Addition der Scroll-Werte wird nur bei CAS durchgeführt, und außerdem nur im Display Modus, um den Schreibzugriff und den Refresh des Speichers nicht zu stören. In Bild 11 sind es die Signale LS74/6 und -BLK, die ODER-Verknüpfung das Signal LS32/3 ergeben. Dieses verfrühte CAS-Signal aktiviert das Datenlatch ALS574 (J26/1); damit wird der Scroll-offset an die Addierer J14 und J15 angelegt. Mit dem Aktivieren des Latches J26 wird zugleich der Übertragseingang CI (Carry In) des niederwertigeren Addierers (J15/7) auf low gesetzt.

Die Addition des Scrolloffsets zur horizontalen Adresse ist in Bild 11 folgendermaßen nachzuvollziehen: Nachdem das Signal LS32/3 aktiv wird (=low), liegen am Addierer J15 der niederwertigere Teil der Horizontaladresse (=90h) (Signale DAD3...DAD6) und der Offsetwert 02h (Signale D4..D1) an. DAD3 hat hierbei die höchste Wertigkeit und DAD6 die niedrigste.

Die Signale M3...M6 präzentieren das Ergebnis der Addition, nämlich 92h. Auch hierbei ist M3 höherwertiger als M6. Mit der fallenden Flanke von -CAS können nun die DRAM-Speicherbausteine die manipulierte Horizontaladresse übernehmen. Nachdem das Scrollen faktisch erledigt ist, wird der Latchbaustein J26 wieder hochohmig geschaltet (Signal LS32/3 wird high) und an den Eingängen der Addierer J14, J15 liegen High-Pegel an (Sicherheitshalber ist RN2 als Pull-Up-Widerstandsnetzwerk eingesetzt worden). Damit aber nicht 0FFh zu jeder folgenden Adresse hinzugezählt wird, wird gleichzeitig der CI-Eingang des niederwertigeren Addierers (J15/7) mit High-Pegel beschaltet

Der Read-Modify-Write Vorgang kann in drei Schritten erläutert werden:

1. READ

Will der GDP in eine Speicherzelle (1Bit) schreiben, wird die Leitung WE (Write Enable) am DRAM-Baustein kurzfristig "künstlich" auf high gehalten. Da jedoch die übrigen Signale wie Adressen, CAS und RAS stimmen, glaubt sich der betroffene DRAM-Baustein im Lese-Modus und gibt die gewünschte Bitinformation auf den internen Datenbus.

Im Timingdiagramm (Bild 10) ist zu erkennen:

RMW-Modus ist eingeschaltet (Signal RMWENABL ist high).

Der GDP 9366 leitet einen (vermeindlichen) WRITE-Zyklus ein (Signal 9366/-WR ist auf low und die Signale J16/-RAS und -CAS werden nacheinander low).

Der Baustein J16 befindet sich jedoch im Lesemodus (Signal 4164/-WR ist noch high) und gibt ein Bit aus (Signal J16/DO wird low). Die übrigen sieben DRAM-Bausteine sind nicht angesprochen, deren Datenausgänge sind hochohmig (Signale J20/DO, J22/DO, J23/DO, J17/DO und J18/DO sind high, da für Logik-Analysator tristate und high nicht unterscheidbar sind).

Die Wertigkeit (low) des Datenausgangsbit von J16 besagt, daß an dieser Stelle momentan ein heller Bildpunkt ist.

2. MODIFY

Ist die Speicherinformation ausgelesen, wird sie nach folgendem Schema mit dem neuzuschreibenden Speicherinhalt verknüpft:

altes Pixel	neues Pixel	tatsächliches Pixel
hell (Bit =0)	hell (Bit =0)	dunkel (Bit =1) !!
hell (Bit =0)	dunkel (Bit =1)	dunkel (Bit =1)
dunkel (Bit =1)	hell (Bit =0)	hell (Bit =1)
dunkel (Bit =1)	dunkel (Bit =1)	dunkel (Bit =1)

(Pixel kommt von "picture element" und heißt: Bildpunkt, Bildelement.)

In Bild 10 ist zu erkennen, wie die Datenleitung, die zu den DRAM-Bausteinen führt (Signal 4164/DI), High-Potential annimmt. Das heißt, das tatsächliche Bildelement (Pixel) wird dunkel gezeichnet, obgleich der Prozessor 9366 ein helles Bildelement schreiben wollte (Signal 9366/DIN ist während der Beobachtungszeit low).

(0FFh + 01 = 00). Effektiv wird also zu den vertikalen Adressen Null dazugezählt.

NICOLET PARATRONICS




Bild 11

Timingdiagramm beim Hardscroll.
 Dargestellt sind die Signale rund um den Addierer J15 (Manipulation des niederwertigeren Teils der Horizontaladresse).
 Zum Abschätzen der Zeitintervalle: Der Beobachtungszeitraum erstreckt sich über 500ns.

Der Bildschirmspeicher kann über Port 60h rückgelesen werden. Dabei muß allerdings die Adresse des rückzulesenden Bytes im Bildschirmspeicher an das X- und Y-Register des Graphikprozessors übergeben werden und anschließend ins Kommandoregister der Befehl 0Fh eingetragen werden. Ist der Graphikprozessor im Display-Mode an der eingestellten Adresse angekommen, legt der Graphikprozessor das Signal MFRE auf low und beim nächsten Ladeimpuls (J7/9) wird der Datenwert ins Latch J25 übernommen. Dieses Byte muß nun über Port 60h eingelesen werden, bevor das Ganze wieder von neuem beginnt (Setzen der neuen Adresse, Befehl 0Fh ausgeben, warten bis Adresse im Display erreicht).

In Bild 12 wird beispielsweise der Wert FEh aus dem Videospeicher ausgelesen. Bevor dieses Bild aufgenommen werden konnte, wurde auf den dunklen Bildschirm an der Stelle x=256 und y=128 ein heller Punkt gezeichnet (Kurzvektor). Danach wurden die selben x- und y-Werte in die oben erwähnten x1sb- und y1sb-Register des EF9366 eingetragen. Normalerweise

3.WRITE
 Das so behandelte Datenbit wird erst jetzt in die Speicherstelle eingetragen, indem die WR-Leitung auf low gezogen wird (Signal 4164/WR), noch bevor die Auswahl des Bausteins J16 beendet wird (-CAS und J16/-16 gehen wieder auf high).
 Wenn die Signale CAS und RAS unwahr werden, ist ein RMW-Zyklus abgeschlossen.




Bild 10

Timing eines RMW-Zyklus.
 Zur Abschätzung der Zeitintervalle: Der gesamte dargestellte Zeitraum beträgt 500ns.

Schaltungstechnisch wurde dies mit nur wenigen Gattern realisiert. Da beim Schreiben auf der GPP64HS immer nur ein Bit geschrieben wird, ist auch immer nur einer der Speicher- ausgänge aktiv, die Ausgänge der anderen Speicher sind im hochohmigen Zustand. Dadurch können alle Speicheransänge (siehe Bild 10, Signale J16/DO, J22/DO, J23/DO, J17/DO, J18/DO) auf ein Achtfach-NAND (J2/1,2,3,4,5,6,11,12) gelegt werden. Ist der Speicheransgang high (Bildpunkt dunkel), ist der Ausgang J2/8 invertiert, also auf high. Ist der Speicheransgang aber low, so ist der Ausgang J2/8 auch invertiert, also auf high (Bildpunkt hell) (siehe Bild 10, Signal-PIXEL). Das AND-Gatter (J5/9,10,8) dient lediglich dazu, den RMW zu sperren oder freizugeben. Ist das RMW-Bit gesetzt, geht das ausgelesene Bit weiter (zu J10/2), wenn nicht, wird es hier abgeloct. Das ODER-Gatter (J10/1,2,3) vergleicht den ausgelesenen Speicherinhalt (durch J2 invertiert) mit dem einzuschreibenden Bit. War der ausgelesene




Bild 13

Takterzeugung.

Zur Abschätzung der Zeitintervalle: Der Beobachtungszeitraum erstreckt sich über 1us.

Der EF 9366 übergibt eine 14 Bit große Adresse für acht Bildpunkte auf einmal (Byte) an seinen Ausgängen DAD0 (J28/37)...DAD6 (J28/59). Aufgrund einer Eigenart des EF9366 erscheint am Ausgang DAD0 das jeweils höchstwertigste Adressbit und an DAD6 das Niederwertigste. Die Byteadressen werden gemultiplext, d.h. da nur sieben Ausgänge vorhanden sind, wird die Adresse auf zweimal übertragen; zuerst die Niederwertigen dann die höherwertigen sieben Bit. Dieser Vorgang wird durch die Signale CAS und RAS gesteuert, und zwar jeweils zur abfallenden Flanke von RAS bzw. CAS wird ein Adressteil übernommen. Die Adressausgänge DAD führen über die Adressstufen J14 und J15 zu den DRAMs. In Wirklichkeit werden die 64kBit-DRAM-Bausteine aber mit zwei mal acht Adressbits versorgt, wobei das achte Bit durch die zusätzliche Hilfslogik mit J12 (Seitenlogik) erzeugt wird. Mit den Ausgängen MSL0 (J28/6)...MSL2 (J28/7) kann der EF9366 darüberhinaus auch noch einzelne Pixel adressieren (Auswahl eines von acht DRAM-Bausteinen). Sie werden zum Baustein J9 geleitet, einem 3 zu 8 Decoder mit einigen Besonderheiten:

J9 decodiert die an seinen Eingängen (A,B,C) anstehende Information und schaltet jeweils einen Ausgang J9/11,9,8 usw. auf low. Dadurch wird ein RAS erzeugt, und die Adressen dem jeweiligen Speicherchip übergeben. Die Besonderheit von J9 ist, daß sich die Polarität der Ausgänge J9/11,9,8,18,19,1,2,3 mittels des Einganges POL (J9/12) steuern läßt: Wenn POL auf high ist, herrscht am Ausgang negative Logik vor, wenn POL auf low ist, sind die Ausgänge auf positive Logik eingestellt. Dieser Effekt wird u.a. im Rücklesemodus ausgenutzt. Desweiteren können alle Ausgänge mit vier Enable-Eingängen gesperrt werden. Dabei nehmen alle Ausgänge gleichen Pegel an. Ob sie entweder high oder low werden, hängt von der Information am POL- Eingang ab.

Die Ausgabedaten der RAM's führen an die Eingänge des 8-Bit Schieberegister J13. Jeweils zu Beginn eines neuen Taktschrittes werden die 8 Punktdaten hier übernommen, gesteuert durch den LOAD-Impuls von J7. Während der Blank-Zeit, gesteuert durch BLK (J28/25), wird der LOAD-Impuls an ODER-Gatter J4/12,13,11 unterbunden. Im Schieberegister J13 wird

weise sind die Pixelkoordinaten mit den Speicheradressen nicht identisch, in diesem Fall funktioniert es aber. Nachdem der Wert 0FH in das CMD- Register geschrieben ist, aktiviert der GDP beim Erreichen der vorgegebenen Speicheradresse die Leitung MFREE (Signal -MFREE wird low). Seitens des EF9366 wird nur ein Bildpunkt angesprochen, denn die Leitung -ALL ist schon am Anfang des Beobachtungszeitraumes unwahr (Signal-ALL ist high). Ist jedoch die Brücke JMP1 vor dem NAND-Gatter (J8/1,2,3) in der voreingestellten Position, wird der Demultiplexer 25LS2538 (J9) mit Hilfe der Gatter (J8/1,2,3) und (J8/4,5,6) dazu bewegt, alle -RAS-Leitungen auf low zu legen (siehe Signale -MFREE, -ALL, J8/3 und J7/QC).

J8/1,2,3 verknüpft die Ausgänge -ALL und -MFREE des GDP (J28), siehe Bild 12, Signale -MFREE, -ALL und J8/3. Eine Freigabe (Enable) des Demultiplexers J9 wird unterbunden, da die Enable-Eingänge -E1, -E2, E3, E4 zum Teil unwahre Information erhalten. Eingang -E1 wird von -DW des EF9366 angesteuert und ist zu diesem Zeitpunkt wahr, ebenso wie E3 (siehe Bild 12, Signal J7/QC). Die Eingänge -E2 und E4 des J9 sind hingegen unwahr beschaltet (siehe Bild 12, Signale J8/3, J8/6).

Der POL-Eingang des Multiplexers J9/12 schaltet alle Ausgänge in ihrer Polarität um. Ohne ein Lowsignal an POL zu diesem Zeitpunkt, wären alle Ausgänge von J9 auf '1'; durch POL=0 werden sie zu '0', d.h. alle Speicher erhalten ein identisches -RAS, das die Ausleseadresse definiert. Damit geben alle acht DRAM-Bausteine ihre angewählte Bit-Information an den Latchbaustein (J25/3,4,7,8,13,14,17,18). In Bild 12 sind das die Signale D0, D1, D2, D3, D4, D5, D6 und D7. Die Signale D1...D7 repräsentieren hierbei Bildpunkte links vom Punkt x=256 und y=128 in der gleichen Bildzeile.

Mit dem Auftreten des nächsten LOAD-Impulses (negative Logik) erhält Latch J25 einen Clock-Impuls vom ODER-Baustein (J3/11) und speichert die Bildschirminformation (in Bild 12 die Signale -MFREE, LOAD und J25/CLK). Befände sich JMP1 in seiner alternativen Position, würde der Demultiplexer J9 normal arbeiten können; nur ein Bit würde ausgelesen werden. Alle übrigen Datenausgänge wären hoch-ohmig und der Hauptprozessor (Z80 oder 680xx) würde sie als high erkennen. JMP1 wird jedoch nur beim Betrieb des EF 9367 umgesteckt, um die übrigen GDP-Funktionen zu ermöglichen, ein Rücklesen des Videospeicherinhaltes ist damit (noch) nicht möglich.

die feste '1' des 'Serial Inputs' (J13/1) übernommen. Eine '1' entspricht einem dunklen Bildpunkt.

Die aus dem Schieberegister hinausgeschobenen Daten (J13/13) werden am ODER-Glied (J4/9,10,8) mit dem Punkttakt (14 MHz) verknüpft und der Mischstufe zugeführt. Sie besteht aus den Invertoren (J1/9,8), (J1/13,12), den Widerständen R1..R3 und dem Transistor T1. Hier wird noch ein Synchronisationssignal, das vom GDP generiert wird (J28/34), hinzuaddiert. Das Signalgemisch steht mit einem Quellwiderstand von 75 Ohm zur Verfügung. Am Ausgang BU1 liegt dann das BAS-Signal an. Am Ausgang ST3 liegen die Video-Signale mit TTL-Pegel an, wobei die Synchronsignale und das Video-Signal jeweils invertiert werden können (JMP4/x).

7.2 Hinweise zum Monitoranschluß :

- VS - Signal: Eine logische Eins geht direkt an ST3/9 (nichtinvertiert) wenn JMP4/6 gesetzt ist. Ist JMP4/5 gesetzt, wird das VS - Signal negiert an ST3/9 geführt.
- HS - Signal: Eine logische Eins geht direkt an ST3/8 wenn JMP4/4 gesetzt ist. Ist JMP4/3 gesetzt, wird das HS - Signal negiert an ST3/8 geführt.
- VI - Signal: Eine logische Eins geht direkt an ST3/7 wenn JMP4/2 gesetzt ist. Ist JMP4/1 gesetzt, wird das VI - Signal negiert an ST3/7 geführt.

Bei Verwendung eines normalen Monitors wird die BAS- Buchse BU1 verwendet, soll ein TTL-Monitor z.B. ein IBM - Monitor angeschlossen werden, benötigt man das Video-Signal (nur Bildinformation) und zusätzlich die Synchronisationssignale (HS und VS). Deshalb wird der Monitor an ST3 angeschlossen. JMP4 ist so eingestellt, daß ein IBM-Monitor funktioniert. Bei kompatiblen Monitoren kann allerdings, aufgrund der verschiedenen Horizontal Synchronfrequenzen auftreten, daß der Monitor nicht synchronisiert. Sollten Sie diese Frequenz am Monitor nicht per Drehpotentiometer verändern können, besteht keine Möglichkeit den Monitor anzuschließen.

ST1 verwendet man intern für Messzwecke oder zum Anschluß der alten HCOPY/MAUS Baugruppe.




Bild 12

Auslesen des Videospeicherinhaltes (hier Datum FEH).
Zum Abschätzen der Zeitintervalle: Der Beobachtungszeitraum beträgt lus.

Der Arbeitstakt der GDP64HS wird über den Quarz Q1 und dem Taktgenerator J11 erzeugt. Es sollte darauf geachtet werden, daß auf Grund der hohen Taktrate ein 7404 ohne LS eingesetzt wird! Der Bildpunkttakt liegt am Punkt C der 7-poligen Stiftleiste am oberen Platinenrand.

Der 14MHz Bildpunkttakt führt direkt zum Schieberegister J13 (wird später erwähnt) und zum Zähler J7, der die sonstigen im System benötigten Signale erzeugt. J7 zählt von 8 bis F und lädt sich nach Überschreiten von 'F' wieder selbst über die Eingänge A, B, C und D (J7/3,4,5,6). Der Grundtakt steuert das Schieberegister J13 über J13/7 (Punkttakt der Graphik). Weiter führt er zum Videomischer J4/10. Dadurch ergibt sich ein Punkttakt von 71 ns. Der Grundtakt der mit dem Zähler J7 maximal durch acht geteilt wird, ergibt einen Systemtakt von 1,75 MHz, der am Ausgang J7/12 ansteht und als CK zum GDP geführt wird.

Über IC J8/8 wird das CAS - Signal für die Speicher erzeugt. Um Störungen zu vermeiden, darf in ein Bild nur dann geschrieben werden, wenn der Strahl außerhalb des darstellbaren Bereiches liegt. Der GDP (J28) teilt dies durch seinen BLK- (Blank) Ausgang J28/25 mit, der an den Eingang B von J12 8J12/2) gelegt ist. Der Eingang A wird von einer Taktflanke, die mit J6 zwischen RAS und CAS liegt, belegt. Dadurch wird die Adresse einer aktuellen Seite nur zum erlaubten Zeitpunkt umgeschaltet, da die dynamischen Speicher die Adressinformation ja sequentiell angelegt bekommen.

In Bild 13 sind diese Signale nocheinmal abgebildet.

8. Anwendungsbeispiele

8.1. Grafikzeilen direkt eingeben:

Nach dem Einschalten erscheint (mit CPU Z80) das Flomon-Grundmenü. Drückt man nun CTRL-C gefolgt von ESC ESC G, so wird auf den Grafik-Modus umgeschaltet. Nun ist der Grafikprozessor bereit, Grafikbefehle aufzunehmen. Die Eingaben sind jetzt nicht mehr sichtbar.

Beispiel: Drücken der Taste 'Z', der gesamte Bildschirm gelöscht, es ist alles dunkel und auch kein Cursor zu sehen. Durch Eingabe von M 100 100 wird der Anfangspunkt mit den Koordinaten x=100, y=100 festgelegt. Danach zeichnen wir ein Rechteck. Der Befehl hierzu lautet: R30 30 (Rechteck mit 30 x 30 Punkten, aber aufgepaßt, weil der Bildschirm 256 x 512 Punkte hat, wird dieses Rechteck kein Quadrat! Um ein Quadrat zu erhalten muß eine Seite dementsprechend geteilt werden : R30 15)

Beim Einschalten des Grafikmodus wird automatisch die Seite 0 ausgewählt. Nun ist es aber auch möglich, eine andere der 4 Seiten auszuwählen. Der Befehl P n cr macht dies möglich, wobei n der Parameter zur Festlegung der Schreib- und Leseseite ist: (n = Schreibseite x 4 + Leseseite). P 10 cr (cr=RETURN) wählt also die Seite 2 als Schreib- und Leseseite aus. Will man verschiedene Seiten der Reihe nach anzeigen, verwendet man den X - Befehl. X n cr ist die Befehlsyntax, wobei n die Zeitdauer der Anzeige darstellt (n= Multiplikator * 20 ms).

Eine kleine 'Programm' - Sequenz:
Achten Sie bitte darauf, daß die Grafikbefehle in Großbuchstaben eingegeben und mit RETURN abgeschlossen werden müssen.

Nach dem Einschalten des Computers gehen Sie wie folgt vor:
dann ESC ESC G (Grafikmodus ein)
CTRL-C drücken,
(Vorsicht, jetzt sehen Sie nicht mehr, was Sie eintippen.)

```
Z
M100 100 (Bildschirm löschen)
R 20 20 (Anfangskordinaten)
P 5 (Rechteck x=20, y=20 zeichnen)
R 30 30 (Seite 1 auswählen)
P 10 (Rechteck x=30, y=30 zeichnen)
R 40 40 (Seite 2 auswählen)
P 15 (Rechteck x=40, y=40 zeichnen)
R 50 50 (Seite 3 auswählen)
X 20 (Rechteck x=50, y=50 zeichnen)
(Seiten 0...3 zyklisch anzeigen)
```

Programmbeschreibung:

Nachdem mit M100 100 ein Anfangspunkt festgelegt wurde, wird ein Rechteck auf die Seite 0 gezeichnet. Nun wird mit dem P - Befehl die nächste Seite ausgewählt und ein größeres Rechteck konstruiert. Zum Schluß wird mit X 20 ein zyklisches Anzeigen aller Seiten gestartet. Gestoppt werden kann dieser Vorgang durch Eingabe von X 0. Es wird bei der augenblicklich angezeigten Seite angehalten.

8.4 Kleines Hardcopyprogramm unter CP/M 2.2

Die nachfolgende Hardcopyroutine ist für den Einsatz unter CP/M 2.2 gedacht, als nachträglich zu ladende Hilfsroutine für EPSON FX80-Drucker mit paralleler Schnittstelle. Sie belegt den RAM-Speicher oberhalb von CP/M ab der Adresse F900h. Das Ende des Programmes inklusive Bufferbereich ist bei FC42h. Der FLOMON-Zeiger FREEMEM (F031h) wird nicht beachtet bzw. aktualisiert.

Die SER-Hilfsroutine kann dazugeladen werden, wenn sie im verbleibenden RAM-Bereich zwischen FLOMON-Ende (dortin zeigt der Inhalt von FREEMEM) und F8FFh Platz findet.

```
0000' .Z80
0001' cseg
0002'
0003' ;
0004' ;*****
0005' ;
0006' ;* Programm für Hardcopy
0007' ;*
0008' ;* Starten mit GDPHCP
0009' ;*
0010' ;* A C H T U N G : Bei ältere GDP 64k als r8 sind Änderungen *
0011' ;* auf der GDP erforderlich.
0012' ;*
0013' ;* Raif Röttgen
0014' ;* 22 Dezember 1987
0015' ;*****
0016'
0017' ;
0018' ;
0019' ;
0020' ;
0021' ;
0022' ;
0023' ;
0024' ;
0025' ;
0026' ;
0027' ;
0028' ;
0029' ;
0030' ;
0031' ;
0032' ;
0033' ;
0034' ;
0035' ;
0036' ;
0037' ;
0038' ;
0039' ;
0040' ;
0041' ;
0042' ;
0043' ;
0044' ;
0045' ;
0046' ;
0047' ;

1d de,Text : Statuszeile ausgeben
1d c,09h : Kennung fuer "Print String"
call 0005h
1d hl,10 : Startadresse
1d de,0f900h : Zieladresse
1d bc,hl-10 : Zahl der zu kopierenden Bytes
ldir : Programm kopieren
1d hl,Check : Adresse der Check-Routine
1d (Operand),hl : Console-Input umlenken (60 k CP/M)
ret

Text:
db 1bh,1bh,'G'
db 'p0',0dh,'10 0 511 0 511 12 0 12',0dh
db 'M30 2',0dh,'Bhardcopy',0dh,'$',0dh
```

8.2. Oben beschriebenes Beispiel als Basic-Programm:

Die Grafikbefehle werden hier durch BASIC überttragen. Mit CHR\$(27) wird die Taste ESC dargestellt. Achten Sie auch hier darauf, daß Grafikbefehle nur in Großbuchstaben eingegeben werden.

```

1 Print CHR$(27);CHR$(27);"G"
2 Print "Z;P0"
3 Print "M100 100"
4 Print "R20 20"
5 Print "P 5"
6 Print "R30 30"
7 Print "P 10"
8 Print "R40 40"
9 Print "P 15"
10 Print "R50 50"
11 Print "X20"

```

8.3. Die gleiche Routine in TURBO PASCAL.

```

Program test;
BEGIN
  writeln (#27,#27,'G');
  writeln ('Z;P0');
  writeln ('M100 100');
  writeln ('R20 20');
  writeln ('P 5');
  writeln ('R30 30');
  writeln ('P 10');
  writeln ('R40 40');
  writeln ('P 15');
  writeln ('R50 50');
  writeln ('X 20');
END.

```

Nach Starten des Programmes werden wie auch im BASIC - Programm alle vier Seiten der Reihe nach angezeigt. Da auf jeder Seite ein Rechteck verschiedener Größe abgebildet ist, bekommt man den Eindruck, ein wachsendes Rechteck vor sich zu sehen. Weitere Befehle finden Sie im Buch 'Rechner modular' beschrieben, dessen Bestellnummer der Einführung zu entnehmen ist.

```

0048' 50 35 00 4C      db 'P5',0dh,'L0 0 511 0 511 12 0 12',0dh
004F' 30 20 30 20
0053' 35 31 31 20
0057' 30 20 35 31
0058' 31 20 31 32
005F' 20 30 20 31
0063' 32 00
0065' 40 34 33 30
0069' 20 32 00 42
006D' 48 61 72 64
0071' 63 6F 70 79
0075' 20 5E 40 00
0079' 41 24
007B'
10:
      db 'A$'
      -Phase 0F900h

F900  CD F003      Check:
F903  FE 00      call 0F003h
F905  CA F908      cp 0
F908  E6 7F      jp z,hcopy
F90A  C9          and 7fh
                       ; Bit 7 loeschen
                       ret

F908  21 0000      HCopy:
F90E  39          add hl,sp
F90F  22 FA0F      ld (0DStack),hl
F912  31 FC41      ld sp,Stack
F915  CD F937      call InitRX80
F918  3E 20      ld a,32
                       ; Zahl der Druckzeilen
                       ; (Punkte pro Zeile / 8)

F91A  C5          Loop1:
F91B  4F          push bc
F91C  06 00      ld c,a
F91E  F5          push af
F91F  E5          push hl
F920  CD F968      call GetLine
F923  CD F93D      call Initline
F926  CD F9E7      call PrtLine
F929  E1          pop hl
F92A  F1          pop af
F92B  C1          pop bc
F92C  3D          dec a
F92D  C2 F91A      jp nz,Loop1

F930  2A FA0F      ld hl,(0DStack)
F933  F9          ld sp,hl
F934  C3 F900      jp Check
                       ; HL mit altem Stackpointer laden
                       ; Stackpointer restaurieren
                       ; Eingabe des naechsten Zeichens

```

```

F99E 06 60      in a,(60h)
F9A0 05        push bc
F9A1 C5        call Sortiere
F9A2 C0 F9BC   pop bc
F9A5 01        pop de
F9A6 01        push hl
F9A7 E5        ex de,hl
F9A8 EB        ld de,8
F9A9 11 0008  ld de,8
F9AC 19        add hl,de
F9AD EB        ex de,hl
F9AE E1        pop hl
F9AF 7A a,d   ld a,d
F9B0 06 02    sub 2h
F9B2 20 D4    jr nz,MBYTE
F9B4 79      ld a,c
F9B5 06 08    sub 8
F9B7 C8      ret z
F9B8 0C      inc c
F9B9 C3 F97E  jp Getline
F9BC 5F      Sortiere: ld e,a
F9BD 16 00    ld d,0
F9BF 14      Sort:   inc d
F9C0 78      ld a,e
F9C1 07      rlc a
F9C2 5E      ld e,a
F9C3 7E      ld a,(hl)
F9C4 17      rla
F9C5 77      ld (hl),a
F9C6 23      inc hl
F9C7 3C 08   ld a,8
F9C9 92      sub d

F9CA C2 F9BF   jp nz,Sort
F9CD 01 FA11  ld bc,Buffer
F9DE 7C      ld a,h
F9E0 06 02    sub 2
F9E3 90      sub b
F9E4 C2 F9DF  jp nz,Sortset
F9E7 70      ld a,l
F9E8 91      sub c
F9E9 C2 F9DF  jp nz,Sortset
F9EA 21 FA11  ld hl,Buffer
F9EB C9      Sortset: ret
F9EC 08 70   warten: in a,(70h)
F9ED E6 04    and 4
F9EE C0      ret nz
F9EF 18 F9   jr warten

```

; Speicher auslesen

; Speicher sortieren

; vertausche DE mit HL

; lade 8 nach DE

; addiere HL mit DE

; vertausche HL mit DE

; wenn 512 Bit = eine Zeile

; noch nicht auslesen

; springe nach

; wenn 8 Zeilen auslesen

; springe zurück ins

; Hauptprogramm

; erhöhe Anzahl ausgelesener Zeilen

; ausgelesener Wert nach e

; Zähler auf 0

; Zähler um 1 erhöhen

; aktueller Wert nach a

; rotiere Akku links cyclisch

; rotiertes Byte nach e

; Speicherinhalt nach a

; rotiere Akku links durch Übertragb.

; neuer Speicherinhalt nach HL

; HL = Speicherzelle incrementieren

; wenn d = 8

; neues a von GDP lesen

; HL = Buffer + 512 (200h)

; wenn 512-ten Speicher erreicht

; neues GDP-Byte laden und

; Speicherzelle auf anfangswert

; wenn niederwertige Bytes gleich

; dann springe nicht nach

; Speicherzelle auf Anfangswert

; Port 70h auslesen

; wenn 4 Bit = 1 dann

; springe zurück

; jr warten

Hardcopyprogramm für 680xx

Diese Hardcopyroutine für die Prozessoren 680xx läuft unter JADOS, sowie im RDK- Grundprogramm. Unter CP/M68k können damit keine Hardcopies angefertigt werden. Zum Betrieb mit der CPU68k (Prozessor 68008) müssen beispielsweise folgende Voraussetzungen erfüllt werden:

- Jumper JMP2 auf der CPU-Platine muß gesteckt werden, da INT und NMI gleichzeitig aktiviert werden müssen.
- Die Rechnerkonfiguration muss aus BANK/BOOT, mind. 256kB RAM ab Adr.00000 und dem Grundprogramm auf der Bank E bestehen.
- Die Ausgabe erfolgt über die parallele Schnittstelle (Port 40h/41h) an einen EPSON- Drucker.
- Auf der Bank E müssen 32k RAM (4 * 6264) eingesteckt werden.
- Das Programm benötigt als Buffer 16kByte RAM ab der Adresse \$2A000.

Nachdem das Programm eingegeben ist, wird es assembliert und als Bibliothekeintrag aufgerufen.

```
F9E7     ; *****
F9E8     ; Ausgabe des Zeilenpuffers
F9E9     ; *****
F9EA     ;
F9ED     ;
F9F0     ;
F9F1     ;
F9F2     ;
F9F3     ;
F9F4     ;
F9F5     ;
F9F8     ;
F9F9     ;
F9FA     ;
F9FB     ;
F9FC     ;
F9FD     ;
F9FE     ;
FA01     ;
FA03     ;
FA06     ;
FA08     ;
FA0B     ;
FA0C     ;
FA0D     ;
FA0E     ;
FA0F     ;
FC20     ;
FC41     ;
```

```
PrtLine: push hl
push bc
push de
Sortiere2: ld hl,Buffer
ld de,512
sort2: ld a,(hl)
cpl
push hl
push bc
ld c,a
call 0f00fh
pop bc
pop hl
inc hl
dec de
ld a,e
or d
jp nz,sort2
ld c,0dh
call 0f00fh
ld c,0ah
call 0f00fh
pop de
pop bc
pop hl
ret
01dStack: dw 0
Buffer: ds 540
ds 20
Stack: db 0
```

```
hi: .dephase
end
```

0380'

```
F937     21 F94E
F93A     C3 F940
F93D     21 F959
F940     4E
F941     E5
F942     CD F00F
F945     E1
F946     23
F947     3E FF
F949     BE
F94A     C2 F940
F94D     C9

F94E     1B 40
F950     0D 0A 0A 0A
F954     0A
F955     1B 33 17
F958     FF
F959     20 20 20 20
F95D     20 20 20 20
F961     20 20 20 20
F965     1B 2A 01 00
F969     02
F96A     FF
```

```
InitRX80: ld hl,InitTab
jp Loop
InitLine: ld hl,InitTab
Loop: ld c,(hl)
push hl
call 0f00fh
pop hl
inc hl
ld a,0ffh
cp (hl)
jp nz,Loop
ret

InitTab: db 1bh,'s'
db 0dh,0ah,0ah,0ah,0ah ; oberer Rand
db 1bh,'3',23
db 0ffh ; Zeilenabstand auf 24/216 Zoll setzen
; Offh als Ende-Marke
; linker Rand
```

```
F96B     78
F96C     C6 08
F96E     47
F96F     00
F970     79
F971     D6 00
F973     CA F979
F976     C3 F968
F979     21 FA11
F97C     0E 00
F97E     11 0000
F981     05
F982     CD F9E0
F985     78
F986     D3 78
F988     CD F9E0
F98B     78
F98E     CD F9E0
F991     7A
F992     D3 78
F994     CD F9E0
F997     3E 0F
F999     D3 70
F99B     CD F9E0

GetLint: ld a,b
add a,8
ld b,a
dec c
ld a,c
sub 0
jp z,Getsub
jp getLint
ld hl,Buffer
ld c,0
ld de,0
dec b
call warten
ld a,b
out (7bh),a
call warten
ld a,e
out (79h),a
call warten
ld a,d
out (78h),a
call warten
ld a,0ffh
out (70h),a
call warten
```

GES 47

GES 45


```

*-----*
* ( G O P - Speicher auslesen Vers. SCC )
* Quelltext assemblieren und als Bibliothek im Speicher aufrufen.
* Bildschirmspeicher der GOP mit dem MRE-Signal von Register 74LS374
* mit Port-Adresse $FFFF60 auslesen in Speicher mit 16 KByte
* ab Adresse $2A000 ablegen.
* Beim Invertieren des Speichers oder Ausgabe auf den Bildschirm,
* werden Langworte vom Speicher eingelesen und Vektoren ausgegeben.
* Alle verwendeten IO-Adressen werden indirekt adressiert,
* damit ist das Programm auf allen CPU'S lauffaehig.
*-----*
Orig $0
OFFSET $E0800

```

```

*-----*
* B I B L I O T H E K S K O P F
*-----*
HEADINT:
DC.L $55A0180      * Kennung Bibliothek
DC.B 'HGP-INT'    * Name
DC.L INTTAST-HEADINT * Programmstart
DC.L HCENDE-HEADINT * Laenge
DC.B 1
DC.B 0,0,0
DC.L 0,0

```

```

*-----*
* P O R T A D R E S S E N / B U F F E R
*-----*
GOPPRD EQU $FFFF60 * GOP - PORT 74LS374 lesen
GOP EQU $FFFF70 * GOP - PORT
INTVEC EQU $0C * INT - LV1.5 Grundprog. (A5)
GOPREC EQU $188 * GOP0 ... GOP15 save (A5)
BUFHC EQU $E0 * Speicher fuer Hardcopy auf Drucker
BUF EQU $EA * Hilfsppeicher fuer Sortierung 8 Byte
CI EQU 12 * ROK-GOP Zeichen einlesen
CLNSCREEN EQU 20 * ROK-GOP Bildschirm loeschen + Cursor
LO EQU 22 * ROK-GOP Zeichen an Drucker
CMD EQU 26 * ROK-GOP Befehl an GOP
NEMPAGE EQU 27 * ROK-GOP Schreib- und Lesesetze setzen
CO2 EQU 33 * ROK-GOP Zeichen Ausgabe
CRT EQU 49 * ROK-GOP Ausgabe auf Bildschirm
GETBASIS EQU 89 * ROK-GOP Startadresse des Grundprogramms
SETAS EQU 91 * ROK-GOP RAM-Zeiger A5
* > Verwendeter Speicherbereich, evtl. an eigenes RAM anpassen <<
BILOSP EQU $2A000 * Start Bildschirm 16 kbyte gross

```

```

*-----*
* I N T E R R U P T I N I T I A L I S I E R E N
*-----*
INTTAST:
MOVEQ #SETAS,07 * RAM-Adresse ROK-Grundprog. in A5
TRAP #1
BSR,S HCHILFT * Hilfstexte ausgeben
LEA TASTINT(PC),A0 * Programmstart nach A0
MOVE,W #$4EF9,00 * <4EF9> = Maschinencode <JMP>
MOVE,W 00,INTVEC(A5) * auf "INTLV7:" (ltg. INT + MH)
MOVE.L A0,INTVEC+2(A5) * Sprungadr. Programmstart
RTS

```

```

MULS #GOP,00 * A2 = Basisadresse GOP
EXG 00,A2 * A2 = Basisadresse GOP
MOVEQ.L A2,A0 * GOP-Register zurueck,
A0DA 06,A0 * aber erstes Register nicht
LEA GOPRECGB(A5),A3
MOVEQ #15-4-1,03
GOPLOAD:
MOVE.B (A3)+,(A0)+
DBRA,S 03,GOPLOAD
MOVEQ.L (A7)+,00-07/A0-A6 * Register zurueck
RTE * und wieder ins Programm

```

```

*-----*
* T A S T A T U R A B F R A G E N
*-----*
TPXXX:
MOVEQ #CI,07 * Neu einlesen
TRAP #1
CMP.B #E0,00 * Falls <CR>, dann Ende
BEQ,S TPTEE
ZKLGR:
CMP1.B #'a',00
BHS,S ZKLEIN
BRA,S ZEINGR
ZKLEIN:
CMP1.B #'z',00
BLS,S ZKORIG
BRA,S ZEINGR
ZKORIG:
SUB1.B #E20,00 * Wenn Klein, -E20, dann gross
ZEINGR:
CMP.B #'H',00 * H = Hardcopy auf Drucker
BNE,S TP8
BSR HCOPYD
BRA,S TPXXX
TPB:
CMP.B #'B',00 * B = Hcopy auf Bildschirm
BNE,S TP1
BSR CRITAU
BRA,S TPXXX
TP1:
CMP.B #'I',00 * I = Hcopy im Speicher invertieren
BNE,S TPL
BSR HCHINVERS
BRA,S TPXXX
TPL:
CMP.B #'L',00 * L = Bildschirm loeschen
BNE,S TPXXX
CLR 00 * Schreib-
CLR 01 * und Lesesetze = 0
MOVEQ #NEMPAGE,07 * SETZEN
TRAP #1
MOVEQ #E4,00 * Befehl GOP loeschen
TRAP #1
BRA,S TPXXX

```


8.6 Hardscrollprogramm für 680xx

```

*-----*
* ( S C R O L L Vor-Rück 8-Zeilen V.2.1 )
*-----*
* Test-Programm für Hardware - Scroll.
* Es wird ein Text der auf Adresse $10000 ( od. Textstart auf "STIXIT" )
* steht, mit der Hardware-Scroll-Erweiterung (BU0702) der GDP-Karte auf
* dem Bildschirm ausgegeben. Der Zeilenabstand beträgt 8 Linien.
*
* Mit der Variablen "SPEED" ist die Scroll-Geschwindigkeit einstellbar,
* wenn die Variable "ZEILEN" auf 8 Linien Vorschub steht.
* Steht die Variable "ZEILEN" auf 2 oder 4 Linien Vorschub, sollte
* "SPEED" auf 0 stehen, es wird dann ein Softscroll ausgeführt.
*
* <CTRL-E> (Pfeil oben) = Rückwärts, <CTRL-X> (Pfeil unten) = Vorwärts,
* <SPACE> = Stop, Start und <ESC> = Abbruch werden ausgewertet.
* Deutsche Sonderzeichen werden berücksichtigt.
*
* (C) Hans-Dieter Bulwin 6.08.87 V.2.1
*-----*
ORG $2A000

*-----*
* B U F F E R / P O R T A D R E S S E N
*-----*
TEXT EQU $10000 ** Text - Start - Adresse
STIXIT EQU $36 ** RDK Zeiger auf aktuellen Textstart
SPEED EQU 0 ** Scroll-Geschwindigkeit < 0, 4 - 30 >
ZEILEN EQU 2 ** Zeilenvorschub / Scroll < 2, 4, 8 >
CPU EQU $1 ** 68008 = 1, 68000/10 = 2, 68020 = 4
SCROLL EQU $FFFFFF61-CPU ** GDP - Port für Scroll-Addition
KEYDAT EQU $FFFFFF68-CPU ** KEY - Port Daten
KEYRES EQU $FFFFFF69-CPU ** KEY - Port Reset
GDP EQU $FFFFFF70-CPU ** GDP - Port

*-----*
* H A R D W A R E - S C R O L L - R O U T I N E
*-----*
* Voreinstellungen:
HS: * >>> S T A R T <<<<
MOVE.L D0-D7//A0-A4,-(A7) ** Register auf Stack retten
LEA GDP,A3 ** A3 = I/O Adresse des GDP-Port
* LEA TEXT,A4 ** A4 = Text-Start -- oder --
MOVE.L STIXIT(A5),A4 ** A4 = Zeiger auf aktuellen Textstart
MOVE.L A4,A2 ** A2 = Pointer für Startadresse
HMSCR:
BIT.B #2,(A3) ** Bit 2 prüfen, wenn 1,
BEQ.S HMSCR ** dann GDP bereit, sonst warten
MOVE.B #504,(A3) ** GDP - Bildschirm löschen

```

```

CRITNMSB:
DBRA.S D3,CRTIBYTE ** Naechstes Langwort in Zeile
:
:
:
ADDA.W D6,A4 ** Zwei mal CPU-Kennung addieren,
ADDA.W D6,A4 ** Zeilen-Port dann wieder = ($7B)
:
DBRA.S D2,CRTIZELLE ** Naechste Zeile
RTS

```

```

*-----*
* B I L D S P E I C H E R I N V E R T I E R E N
*-----*
HCINVERS:
LEA BILDSP,A0 ** Startadresse
MOVE #32*128-1,D7 ** Zaehler
HCINVI:
MOVE.L (A0),D0 ** Langwort in D0
NOT.L D0 ** invertieren
MOVE.L D0,(A0)+ ** und zurueck, A0 erhoehen
DBRA.S D7,HCINVI ** 16 k MAL
RTS

```

```

*-----*
* H C O P Y A U F D R U C K E R
*-----*
HCOPYD:
LEA DZABST(PC),A1 ** D1,D2,D3,D4 nicht veraendern
BSR DRSETZ ** Drucker Zeilenabstand
BSR DRSETZ ** und ausfuehren

```

```

CLR D1 ** D1 = Zaehler fuer Bytes in Bildspeicher
MOVE #32-1,D3 ** 32 * 8 = 256 Zeilen
KOPSP:
LEA DRSETZ,A1 ** Bit Image Graphik laden
BSR DRSETZ ** und ausfuehren
MOVE #64-1,D2 ** 64 * 8 = 512 Punkte / Zeile
KOPSPD:
LEA BUFHC8(A5),A4 ** A4 = Hilfsbufer fuer Handcopy
LEA BUF(A5),A2 ** A2 = Hilfsbufer
LEA BILDSP,A3 ** A3 = Bildspeicher-Start
ADDA D1,A3 ** gelesene Bildpunkte addieren
MOVEQ #8-1,D0 ** 8 Bytes fuer Block einlesen
KOPSP1:
MOVE.B (A3),(A2)+ ** BILDSPeICHERBYTE MACH A2
ADDA #64,A3 ** A3 + 64 = Bildpunkt naechste Zeile
DBRA.S D0,KOPSP1

```

```

ADDQ #1,D1 ** Bildpunktzaehler erhoehen
BSR.S Sortieren ** ruechwaerts abgelegt wird
MOVEQ #8-1,D5 ** 8 Bytes an Drucker
HCOPY:
MOVE.B (A4)+,D0 ** Hilfspeicher nach do
MOVEQ #10,D7 ** und an Drucker ausgeben
TRAP #1
DBRA.S D5,HCOPY
DBRA.S D2,KOPSPD
ADDI #448,D1
DBRA.S D3,KOPSP
LEA DINORM(PC),A1 ** Drucker wieder in normalen
BSR DRSETZ ** Modus setzen
RTS

```

```

HMSCR1:
H1S1.B #2.(A3)          ** Bit 7 prüfen, wenn 1,
REQ.S HMSCR1          ** dann GPP bereit, sonst warten
MOV1.B #511.CPI*33(A3) ** GPP - Schrittgröße
MOV1.B #500.SCR01     ** Scroll-Register auf 0
CLR 06
CLR 05
MOVE #248.D2         ** Wenn 0, dann noch nicht scrollen
BSR HSETY           ** Startpunkt Y-Achse
BSR HSETX0         ** und Position an GPP
                    ** X Register GPP auf 0
** ----- / Zeichen ausgeben:
HSAUS:
TST.B 05            ** Wenn noch 1. Seite,
HFQ.S HSMOVAL1     ** dann nicht warten
MOV1 #SPEED*100.D4 ** Warteschleife zur Beeinflussung
HSAUSM1:          ** der Ausgabe-Geschwindigkeit
NOP
DIRA.S 04,HSAUSM1
HSMOVAL1:
MOVE.B (A4),J0     ** Zeichen aus Text-Buffer nach J0
TST.B 00           ** Wenn 0-Byte,
RFQ.S HSENDV      ** dann Textende erreicht
CPI1.B #500.D0     ** Wenn <CR-, dann Zeit
HFQ.S HSB5Z       ** für 8b Zeichen / Zeile abwarten
RPL.S HSAUSM      ** Daten-Byte <ZF ?, sonst
DSR HSGEWMN       ** Deutsche Sonderzeichen
SINH #1.07        ** Zähler Zeichen / Zeile -1
BRA.S HSAUS
HSAUSM:
H1S1.B #2.(A3)     ** Bit 7 prüfen, wenn 1,
HFQ.S HSAUSM      ** dann GPP bereit, sonst warten
MOV1.B 00.(A3)    ** ASCII - Zeichen an GPP
SINH #1.D/7       ** Zähler Zeichen / Zeile -1
BRA.S HSAUS       ** und nächstes Zeichen holen
** ----- 1v1. Zeit für 8b Zeichen / Zeile abwarten:
HSG7:
TST.B 05          ** Wenn noch 1. Seite, dann sofort
HFQ.S HSSCR1     ** nächste Zeile positionieren
TST.B 07         ** Wenn 0, dann Zeile voll
HFQ.S HSSCR1
HSG71:
MOVE #SPEED*100.D4 ** Warteschleife zur Beeinflussung
HSG72:
NOP             ** der Ausgabe-Geschwindigkeit
DIRA.S 04,HSG6/2
DIRA.S 07,HSG5/1
BRA.S HSSCR1   ** Nächste Zeile positionieren
** ----- Ausgabe beenden:
HSENDV:
MOV1.B #2.D5      ** Kennung für Textende erreicht
DIRA.S HSEND
HSEND1:
MOVE.B #3.D5     ** Kennung wieder Textanfang
HSEMD:
MOVE.B KEYDAT.J0 ** Tastatur-Port einlesen, wenn 0,
TST.B 00         ** dann kein Zeichen eingegeben
BMT.S HSEND     ** /zurück und warten
CPI1.B #3.D5    ** Wenn Textanfang, kein rückwärtsscrollen
REQ.S HSMOVAL  ** <CTRL+E> rückwärts
CPI1.B #505.D0
BLQ HSRM

```

** ----- Ausgabe bis 1. Seite voll:

```

HSP2:
CLR.B 06
MOV1Q #8b-1.D/7   ** Scroll-Richtungsregister/Kennung löschen
CLR.B KEYRES     ** Zeichen / Zeile Zähler
TST.B 05         ** Tastatur-Port löschen
BME.S HSSCR3    ** Wenn 0, dann noch 1. Seite
TST.B 02        ** sonst scrollen
RFQ.S HSSCR2   ** Y-Achse = 0, dann 1. Seite voll
MOVE #3000.D3  ** und ab nun scrollen
HSMVAL11:      ** Zähler für Ausgabe-Verzögerung
NOP           ** Warten am Ende jeder Zeile

```

```

DIRA.S 03,HSMVAL11
SINH #8.D2      ** Y-Achse -8 - nächste Zeile
BSR HSETY      ** und Position an GPP
BSR HSETX0     ** X Register GPP auf 0
ADDQ #1.A4     ** <I> im Textbuffer überspringen
BRA HSAUS     ** und dann nächste Zeile ausgeben

```

** ----- Ausgabe scrollen vorwärts:

```

HSSCR2:
MOV1Q #1.D5     ** Kennung 1. Seite voll
HSSCR3:
H1S1.B #2.(A3) ** Bit 2 prüfen, wenn 1,
REQ.S HSSCR3   ** dann GPP bereit, sonst warten
MOV1.B #501.(A3) ** GPP - löschmode
SINH #8.D2     ** Y-Achse -8 - nächste Zeile
BSR HSETY
BSR HSETX0
MOV1Q #80-1.D3 ** 80 Zeichen - Eine Zeile löschen
HSHK2:
H1S1.B #2.(A3) ** Bit 7 prüfen, wenn 1,
HFQ.S HSBK2    ** dann GPP bereit, sonst warten
MOV1.B #50A.(A3) ** GPP - 5 * 8 Block zeichnen
DIRA.S 03,HSBK2
HSSER4:
H1S1.B #2.(A3) ** Bit 2 prüfen, wenn 1,
HFQ.S HSSCR4  ** dann GPP bereit, sonst warten
MOVE.B #500.(A3) ** GPP - Schreibmode
BSR HSETX0    ** X-Register GPP auf 0
ADDQ #8.D2    ** Y-Achse wieder +8

```

** ----- Scroll-Routine vorwärts:

```

MOV1.B #411EM.D4 ** Zeitenvorschub nach D4
CPI1.B #2.D4     ** ? Zeilen ?
HFQ.S HSZEL14   ** 4 Zeilen ?
CPI1.B #4.D4
HFQ.S HSZEL12
MOVEQ #1-1.D3  ** Lin Scroll-Umlauf mit 8 Zeilen
BRA.S HSMVAL12
HSZEL14:
MOV1Q #4-1.D3  ** Zwei Scroll-Umläufe je 4 Zeilen
BRA.S HSMVAL12
HSZEL12:
MOV1Q #2-1.D3  ** Vier Scroll-Umläufe je 2 Zeilen

```

```

HSNIBRV:
CPI1.B #2.05      ** Wenn Textende, kein vorwärtsscrollen
BEQ.S HSNIBRV
CPI1.S #318.00   ** <CTRL+X> vorwärts
BEQ.S HSNOSTOP

```

```

HSNIBR:
MOVE.B #300,SCROLL ** Scroll-Register auf 0 zurück
MOVE.ML (A7)+,D0-D7/A0-A4 ** Register vom Stack zurück
RTS

```

```

* * ----- Auswertung <ESC>, <CTRL+E>, <CTRL+X> und <SPACE>:

```

```

HSSCR1:
MOVE.B KEYDAT.D0 ** Tastatur-Port einlesen, wenn 0,
TST.B D0          ** dann kein Zeichen eingegeben
BHI.S HSNOSTOP    ** In Textausgabe nicht anhalten
CPI1.B #318.00    ** Wenn <ESC>, dann Abbruch
BEQ.S HSEND
CPI1.B #320.00    ** Wenn <SPACE>, dann Ausgabe stoppen
BEQ.S HSMATIK0
TST.B D5          ** 1. Seite, kein Richtungswechsel
BEQ.S HSVR2
CPI1.B #305.00    ** <CTRL+E> rückwärts
BEQ.S HSRM
BRA.S HSNOSTOP
HSMATIK0:
CLR.B KEYRES     ** Tastatur-Port löschen
HSMATIK1:
MOVE.B KEYDAT.D0 ** Tastatur-Port einlesen, wenn 0,
TST.B D0          ** dann kein neues Zeichen eingegeben
BHI.S HSMATIK1   ** Zurück und warten
CPI1.B #320.00    ** Wenn <SPACE>, dann Ausgabe fortsetzen
BNE.S HSMATIK0   ** Sonst weiter warten

```

```

* * ----- Scroll-Richtung auswerten:

```

```

HSNOSTOP:
CPI1.B #318.00   ** <CTRL+X> Vorwärts-Scrollen gesetzt ?
BEQ.S HSVR1
CPI1.B #305.06   ** <CTRL+E> Rückwärts-Scrollen gesetzt ?
BEQ.S RSSCR3
HSVR1:
CPI1.B #305.06   ** Hat zuletzt Rückwärts-Scrollen gesetzt ?
BNE.S HSVR2
MOVEQ #32-1,D4   ** Dann im Text um 32 Zeilen vorrücken
HSMATIB:
MOVE.B (A4)+,D0  ** an unteren Bildrand
CPI1.B #30A,00   ** Zeilen-Ende
BNE.S HSRM1B
DBRA.S D4,HSRM1B
SUIBQ #1,A4      ** Text-Position -1

```

```

HSMAT12:
MOVE #FFFF,D0    ** Voreinstellung D0
HSMAT13:
BITST.B #1,(A3)  ** Warten auf VSYNC der GDP (BIT = 1)
BEQ.S HSSVM1     ** Abfragen des GDP-Status-Registers
TST D0           ** Wenn 0, D0 löschen und warten
BNE.S HSSVM2     ** Wenn 1, D0 testen, wenn noch $FF, dann
HSSVM1:
BRA.S HSMAT14    ** war VSYNC sofort da, warten bis
HSSVM2:
CLR D0           ** nächstes VSYNC-Signal anliegt (20 msec)

```

```

BRA.S HSMAT13
HSMAT14:
SUBQ.B #ZEILEN,D2 ** Verschiebung Linien / Umlauf ( 8 4 2)
MOVE.B D2,SCROLL ** und in Scroll-Register laden
DBRA.S D3,HSMAT12
ADDRQ #1,A4
BRA HSAUS

```

```

* * ----- Rückwärts - Scrollen:

```

```

HSRM:
CPI1.B #305.06   ** Nur bei Richtungswechsel
BEQ.S RSSCR3     ** Wenn schon rückwärts,
MOVE.B D0,D6     ** dann Taste ignorieren
MOVEQ #31-1,D4   ** Scroll-Richtung nach D6 retten
HSRM1:
MOVE.B -(A4),D0  ** zunächst im Text 31 Zeilen zurück
CPI1.B #30A,00   ** auf Bildanfang
BNE.S HSRM1
DBRA.S D4,HSRM1

```

```

* * ----- Ausgabe scrollen rückwärts:

```

```

RSSCR3:
BITST.B #2,(A3)  ** Bit 2 prüfen, wenn 1,
BEQ.S RSSCR3     ** dann GDP bereit, sonst warten
MOVE.B #301,(A3) ** GDP - Löschmode
MOVEQ #85-1,D7   ** Zeichen / Zeile Zähler
CLR.B KEYRES     ** Tastatur-Port löschen
BSR HSSETY
BSR HSSETX0
MOVEQ #80-1,D3   ** 80 Zeichen = Eine Zeile löschen
RSBLK2:
BITST.B #2,(A3)  ** Bit 2 prüfen, wenn 1,
BEQ.S RSBLK2     ** dann GDP bereit, sonst warten
MOVE.B #30A,(A3) ** GDP - 5 * 8 Block zeichnen
DBRA.S D3,RSBLK2
RSSCR4:
BITST.B #2,(A3)  ** Bit 2 prüfen, wenn 1,
BEQ.S RSSCR4     ** dann GDP bereit, sonst warten
MOVE.B #300,(A3) ** GDP - Schreibmode
BSR HSSETX0     ** X-Register GDP auf 0

```

```

** ----- Scroll-Routine rückwärts
MOVE.B #ZEILEN,D4      ** Zeilenvorschub nach D4
CMP1.B #2,D4          ** 2 Zeilen ?
BEQ.S RSZEL14        ** 4 Zeilen ?
CMP1.B #4,D4
BEQ.S RSZEL12        ** Ein Scroll-Umlauf mit 8 Zeilen
MOVEQ #1-1,D3
BRA.S RSMALT2
RSZEL14:
MOVEQ #4-1,D3        ** Zwei Scroll-Umläufe je 4 Zeilen
BRA.S RSMALT2
RSZEL12:
MOVEQ #2-1,D3        ** Vier Scroll-Umläufe je 2 Zeilen
RSMALT2:
MOVE #FFFF,D0        ** Voreinstellung D0
RSMALT3:
BTST.B #1,(A3)       ** Harten auf VSYNC der GDP (BIT = 1)
BEQ.S RSSYM1         ** Abfragen des GDP-Status-Registers
TSI D0               ** Wenn 0, D0 löschen und warten
** Wenn 1, D0 testen, wenn noch $FF, dann
** war VSYNC sofort da, warten bis
RRA.S RSMALT4        ** nächstes VSYNC-Signal anliegt (20 msec)
RSSYM1:
CLR D0
RSSYM2:
BRA.S RSMALT3
RSMALT4:
ADDQ.B #ZEILEN,D2    ** Verschiebung Linien / Umlauf ( 8 4 2)
MOVE.B D2,SCROLL    ** und in Scroll-Register laden
DBRA.S D3,RSMALT2
** ----- Im Text nun zwei Zeilen zurück:
MOVEQ #2-1,D4
RSRM1:
MOVE.B -(A4),D0     ** Textanfang erreicht ?
CMPA.L A4,A2
BEQ.S RSMANF
CMP1.B #50A,D0
BNE.S RSRM1
DBRA.S D4,RSRM1
ADDQ #1,A4
BRA HSAUS
** Um <LF> im Textbuffer vorrücken
** und nächste Zeile ausgeben
** ----- Wenn Text-anfang wieder erreicht wurde:
RSMANF:
MOVE.B (A4)+,D0     ** Zeichen aus Text-Buffer nach D0
CMP1.B #50D,D0     ** Wenn <CR>, dann Ende 1. Zeile
BEQ HSENDR
BPL.S RSAUSM
BSR HSGERMAN
BRA.S RSMANF
RSAUSM:
BTST.B #2,(A3)     ** Bit 2 prüfen, wenn 1,
BEQ.S RSAUSM       ** dann GDP bereit, sonst warten
MOVE.B D0,(A3)    ** ASCII - Zeichen an GDP
BRA.S RSMANF      ** und nächstes Zeichen holen

```

```

** ----- Sonderzeichen als Matrix an GDP
HSGER2:
BSR HSETXY          ** Hole Aktuelle X, Y-Position der GDP
MOVEQ #5-1,D3      ** Anzahl Spalten
HSGER3:
MOVE.B (A2)+,D0   ** Byte der Matrix laden
MOVEQ #8-1,D4     ** Anzahl der Zeilen
HSGER2B:
BTST.B D4,D0      ** Wenn kein Punkt, dann
BEQ.S HSGER2C    ** nächste Y-Position laden
MOVE.B #80,(A3)  ** Punkt zeichnen
HSGER2C:
BTST.B #2,(A3)   ** Bit 2 prüfen, wenn 1,
BEQ.S HSGER2C   ** dann GDP bereit, sonst warten
ADDQ.B #1,CPU*$8(A3) ** Nur LSB Port Y +1 an GDP
DBRA.S D4,HSGER2B
HSGER2D:
ADDQ #1,D1        ** X - Position +1
BSR HSETX         ** X - Position an GDP
BSR HSETY         ** Y - Position an GDP
DBRA.S D3,HSGER2A
ADDQ #1,D1        ** X - Position +1 ( 6. Spalte )
BSR HSETX         ** X - Position an GDP
RTS
** ----- Tabellen der Sonderzeichen:
HSTAB1: DC.B $5B,$5C,$5D,$7B,$7C,$7D,$7E
HSTAB2: %01111101,%00001010,%00001001,%00001010,%01111101 ** $5B = nA
DC.B %00111101,%01000010,%01000010,%01000010,%00111101 ** $5C = 0
DC.B %01111101,%01000000,%01000000,%01000000,%01111101 ** $5D = 0
DC.B %01110001,%01010100,%01010100,%01111000,%01000001 ** $7B = a
DC.B %00000000,%00111001,%01000100,%01000100,%00111001 ** $7C = a
DC.B %00111101,%01000000,%01000000,%01111101,%01000000 ** $7D = u
DC.B %00000000,%01111111,%00000001,%01001101,%00110010 ** $7E = 0
>>> (C) H.-D. BÜLWIEN 1987 <<<
END

```

9. Diverses

9.1 Ausblick

Korrekturen für dieses Handbuch werden in der Zeitschrift LOOP bekanntgegeben. Man sollte dann die fehlerhaften Stellen von Hand korrigieren.

9.2 Kritik

Bitte senden Sie uns die ausgefüllte Kritikkarte, die dem Rausatz beiliegt, zurück. Sie helfen uns, unsere Produkte und unseren Service noch besser zu gestalten. Für Fehlermeldungen und Verbesserungen, die dieses Handbuch betreffen, sind wir immer dankbar!

```
*
*
*----- X, Y - POSITION G D P - REGISTER
*
*----- Y-Achse in G D P-Register laden:
HSSI.L:
HSSI.L #2,(A3) ** A3 - G D P I/O Port
BER.S HSSI.Y ** Bit 2 prüfen, wenn 1,
MOVE.L D2,CPU*$8(A3) ** dann G D P bereit, sonst warten
** LSB Port Y
ROR.W #8,D2 ** Rotiere rechts 1 Byte
MOVE.L D7,CPU*$8(A3) ** MSB Port Y
ROL.W #8,D2 ** Rotiere links, wieder zurück
RTS


*----- X-Achse in G D P-Register laden:
HSETX:
BITST.B #2,(A3) ** Bit 2 prüfen, wenn 1,
BEQ.S HSSI.X ** dann G D P bereit, sonst warten
MOVE.L D1,CPU*$8(A3) ** LSB Port X
ROR.W #8,D1 ** Rotiere rechts 1 Byte
MOVE.L D1,CPU*$8(A3) ** MSB Port X
ROL.W #8,D1 ** Rotiere links, wieder zurück
RTS


*----- X-Register der G D P auf 0 setzen:
HSSI.X0:
BITST.B #2,(A3) ** Bit 2 prüfen, wenn 1,
BEQ.S HSSI.X0 ** dann G D P bereit, sonst warten
MOVE.B #500,(A3) ** G D P - X-Register auf 0 setzen
RTS

*----- X, Y-Register von G D P auslesen:
HSETXY:
BITST.B #2,(A3) ** Bit 2 prüfen, wenn 1,
BEQ.S HSETXY ** dann G D P bereit, sonst warten
MOVE.L CPU*$8(A3),D1 ** MSB Port X nach D1
ROL.W #8,D1 ** Byte nach links schieben
MOVE.L CPU*$8(A3),D1 ** dann LSB Port X
MOVE.L CPU*$8(A3),D2 ** MSB Port Y nach D2
ROL.W #8,D2 ** Byte nach links schieben
MOVE.L CPU*$8(A3),D2 ** dann LSB Port Y
RTS

*
*----- D F U T S C H E S O N D I R / F I C H E N
*
*----- Sonderzeichen in Tabelle suchen:
HSGFRMAN:
** A3 = G D P I/O Port
MOVEM.L D0-D4/A1-A2,-(A7) ** Register auf Stack retten
LLA HSTAB(PC),A1 ** A1 - Start Zeichen-Tabelle
LEA HSTAB(PC),A2 ** A2 - Start Matrix-Tabelle
BC1R.B #7,D0 ** Bit 7 auf 0 setzen
MOVEQ #7-1,D1 ** Anzahl der Zeichen

HSGERLA:
CMP.B (A1)+,D0 ** Zeichen mit Tabellenwert vergleichen,
** wenn gefunden, ausgeben
BEQ.S HSGRIB ** Sonst Matrix +5 und
A00Q #5,A2 ** nächstes Zeichen vergleichen
BRA.S D1,HSGERIC ** Zeichen nicht gefunden
HSGRIB:
BSR.S HSGLR2 ** Zeichen nun ausgeben
HSGERIC:
MOVEM.L (A7)+,D0-D4/A1-A2 ** Register vom Stack zurück
RTS
```




GES 92


GES 93


QUANTUM - 041-01-15-5-388

Anhang C: Bestückungsplan mit Layout Bestückungsseite



Anhang E: Layout Lötseite





Telefonservice
08 31 - 62 11
Jeden Mittwochabend
bis 20.00 Uhr

Graf Elektronik Systeme GmbH
Magnusstraße 13 · Postfach 1610
8960 Kempten (Allgäu)
Telefon: (08 31) 62 11
Teletex: 831804 = GRAF
Telex: 17 831804 = GRAF
Datentelefon: (08 31) 6 93 30

Geschäftszeiten: GES GmbH + Verkauf
Mo. - Do. 8.00 - 12.00 Uhr, 13.00 - 17.00 Uhr
Freitag 8.00 - 12.00 Uhr
Telefonservice

Filiale Hamburg
Ehrenbergstraße 56
2000 Hamburg 50
Telefon: (0 40) 38 81 51

Filiale München:
Georgenstraße 61
8000 München 40
Telefon: (0 89) 2 71 58 58

Öffnungszeiten der Filialen:
Montag - Freitag
10.00 - 12.00 Uhr, 13.00 - 18.00 Uhr
Samstag 10.00 - 14.00 Uhr