

GRAF[®] **computer**

KEY

Die Tastaturschnittstelle
für den NDR-Computer

Ausgabe 3

Graf Elektronik Systeme GmbH
8960 Kempten · Tel.: 08 31-6211

Vorwort

C 1987 Graf Elektronik Systeme GmbH, Kempten

Sämtliche Rechte - besonders das Übersetzungsrecht - an Text und Bildern vorbehalten. Fotomechanische Vervielfältigungen nur mit Genehmigung des Verlages. Jeder Nachdruck, auch auszugsweise, und jede Wiedergabe der Abbildungen, auch in verändertem Zustand, sind verboten.

Wichtiger Hinweis

Die in diesem Buch wiedergegebenen Schaltungen und Verfahren werden ohne Rücksicht auf die Patentlage mitgeteilt. Sie sind ausschließlich für Amateur- und Lehrzwecke bestimmt und dürfen nicht gewerblich genutzt werden.*)

Alle Schaltungen und technischen Angaben in diesem Buch wurden vom Autor mit größter Sorgfalt erarbeitet bzw. zusammengestellt und unter Einschaltung von wirksamer Kontrollmaßnahmen reproduziert. Trotzdem sind Fehler nicht ganz auszuschließen. Der Verlag und der Autor sehen sich deshalb gezwungen, darauf hinzuweisen, daß sie weder eine Garantie noch die juristische Verantwortung oder irgendeine Haftung für Folgen, die auf fehlerhafte Angaben zurückgehen, übernehmen können. Für die Mitteilung eventueller Fehler sind Autor und Verlag jederzeit dankbar.

*) Bei gewerblicher Nutzung ist vorher die Genehmigung des möglichen Lizenzinhabers einzuholen.

Druck: Rieder, Kempten
Printed in Germany. Imprime en Allemagne.

1	Einführung	4
	1.1 Zum NDR-Computer	4
	1.2 Wozu dient die Baugruppe	4
	1.3 Wie setzt man die Baugruppe ein?	5
2	Technische Daten	6
3	Prinzipbeschreibung	7
	3.1 Funktionsprinzip der Baugruppe KEY	7
	3.2 Was ist ASCII?	7
4	Aufbauanleitung	8
	4.1 CMOS-Warnung	8
	4.2 Stückliste	8
	4.3 Aufbau Schritt für Schritt	10
5	Testanleitung	12
	5.1 Erste Prüfung ohne ICs	12
	5.2 Test der KEY im System (ohne Meßgeräte)	12
	5.3 Störungen durch die Tastatur	13
6	Fehlersuchanleitung	15
	6.1 Mögliche Fehler und ihre Behebung	15
7	Schaltungsbeschreibung	17
	7.1 Funktionsbeschreibung der Schaltung	17
8	Anwendungsbeispiele	20
9	Diverses	20
	9.1 Verbesserungsmöglichkeiten/Erweiterungen	20
	9.2 Ausblick	20
	9.3 Kritik	20
10	Unterlagen zu den verwendeten ICs	21
	10.1 TTL-ICs	21
11	Literatur	29
	11.1 Die Zeitschrift LOOP	29
	Anhang A: Schaltplan	30
	Anhang B: Bestückungsplan	31
	Anhang C: Layout Bestückungsseite mit Bestückungsdruck	31
	Anhang D: Layout Bestückungsseite	32
	Anhang E: Layout Lötseite	32

1. Einführung

1.1 Zum NDR-Computer

Der NDR-Computer wird in der Fernsehserie "Computer Modular - Schritt für Schritt" aufgebaut, erklärt und in Betrieb genommen. Diese Serie wird vom Norddeutschen Rundfunk und vom Bayerischen Fernsehen ausgestrahlt. Es werden bald auch die Regionalsender anderer Bundesländer die Sendung in ihr Programm aufnehmen.

Zur Serie gibt es einige Begleitmaterialien, es ist daher nicht unbedingt notwendig, die Fernsehserie gesehen zu haben, um den NDR-Computer zu bauen und zu begreifen:

- Bücher:

Rolf-Dieter Klein,
"Rechner modular"
Der NDR-Klein-Computer -
selbstgebaut und programmiert
ISBN 3-7723-8721-7, DM 68,-
erschienen im Franzis-Verlag, München
Auf diesem Buch baut die NDR-Serie auf

Rolf-Dieter Klein,
"Die Prozessoren 68000 und 68008"
Rechnerarchitektur und Sprache im NDR-KLEIN-Computer
ISBN 3-7723-7651-7, DM 78.-
erschienen im Franzis-Verlag, München



- Zeitschriften "mc" und "ELO" des Franzis-Verlages
- Zeitschrift "LOOP" der Firma Graf (siehe Kapitel 11.1)

1.2 Wozu dient die Baugruppe

Die Baugruppe KEY ist die Tastaturschnittstelle des NDR-Computers. An ihr kann eine parallele sieben Bit ASCII-Tastatur angeschlossen werden. Das Strobe- und die Datensignale die die Tastatur liefert, können auf der Baugruppe invertiert werden. Dadurch können auch Tastaturen mit neg. Strobe-Signal und invertierten Datensignalen angeschlossen werden. Außerdem befindet sich auf der KEY ein 8-fach DIL-Schalter, die über Port 69h abgefragt werden können. Damit wird z.B. beim SPS die Polarität der Logik festgelegt, oder beim FLOMON V4.0 die Baudrate des Terminals und diverse Steuersignale festgelegt, usw. Wenn sie weder FLOMON V4.0 noch SPS verwenden stehen Ihnen diese DIL-Schalter zur eigenen Verwendung zur Verfügung. Einen Zeichenpuffer stellt die KEY nicht zur Verfügung. Wenn Sie einen Zeichenpuffer wünschen, sollten Sie sich für die KEY2 entscheiden.

1.3 Wie setzt man die Baugruppe ein

Sämtliche Ausbaustufen des NDR-Computers, mit Ausnahme des Einsteigepaketes, benötigen eine Tastatur und damit auch eine der beiden KEY Baugruppen. Alle Ausbaustufen des NDR-Computers sind sowohl mit der KEY als auch mit der KEY2 lauffähig. Die folgenden zwei Abbildungen zeigen zwei typische Konfigurationen.



2. Technische Daten

Bus: NDR-Bus (36-polig)
Leiterplattengröße: 100 x 75 mm
Spannungsversorgung: +5V
Stromaufnahme: max. 150 mA

Tastatureingang: 15-poliger einreihiger Stecker, oder
15-polige D-SUB-Buchse

anschließb. Tastatur: 7 Bit ASCII und STROBE (Daten und Strobe
über Jumper auf der KEY invertierbar)

DIL-Schalter: 8 DIL Schalter frei verwendbar (nur bei
SPS und FLOMON V4.0 fest im System
verwendet)

Puffer: Es wird immer nur ein ASCII-Zeichen
zwischen gespeichert, und zwar das letzte
das von der Tastatur ankommt
(automatische Übernahme der Daten mit
dem STROBE, dabei spielt es keine Rolle
ob das vorige Zeichen bereits vom
Rechner eingelesen wurde oder nicht.

3. Prinzipbeschreibung

Vereinbarung: Die in den Abbildungen verwendeten Signalbezeichnungen werden wie üblich mit einem Querstrich über der Bezeichnung gekennzeichnet. Dieser Querstrich bedeutet, daß das Signal "Low"-aktiv ist, also seine Funktion erfüllt, wenn die Leitung Null-Pegel hat. Im Text ist die Darstellung mit dem Querstrich über dem Signalnamen leider nicht möglich; die "Low-Aktivität" wird mit einem vorangestellten "-" kenntlich gemacht, also z.B. -RD und -WR..

3.1 Funktionsprinzip der Baugruppe KEY

Wird auf der ASCII Tastatur eine Taste gedrückt, so sendet diese ein 7-Bit ASCII-Wort (siehe ASCII-Tabelle) und ein STROBE-Signal, das andeuten soll wann die Daten gültig sind. Die Baugruppe KEY erkennt nun anhand des STROBE-Signals, daß Daten von der Tastatur ankommen. Liegen nun Daten von der Tastatur an, so wird Bit 7 des Datenregisters gesetzt. Ebenso wird das ASCII Datenwort in die Bits 0 bis 6 übernommen. Der Rechner prüft nun durch Einlesen dieses Datenregisters ständig, ob Bit 7 gesetzt ist oder nicht. Ist Bit 7 gesetzt, so weiß der Rechner daß ein gültiges ASCII-Zeichen von der Tastatur anliegt und ließt dieses Zeichen ein. Anschließend wird dieses Bit 7 vom Rechner noch rückgesetzt, um dasselbe Zeichen nicht mehrmals einzulesen. Die Abfrage des Rechners beginnt nun von neuem, bis Bit 7 des Datenregisters wieder gesetzt ist; dann wurde nämlich das nächste Zeichen von der Tastatur gesendet.

3.2 Was ist ASCII

ASCII ist die Abkürzung für "American Standard Code for Information Interchange". Es handelt sich also hier um einen genormten amerikanischen Code, zur Darstellung von alphanumerischen Zeichen. Dieser Code enthält 128 Zeichen und benötigt daher nur 7 Bit. Im Anhang F finden Sie eine Tabelle mit dem kompletten ASCII-Code.

4. Aufbauanleitung

4.1 CMOS-Warnung

CMOS-Bausteine sind hochempfindlich gegen elektrostatische Aufladung! Bewahren oder transportieren Sie CMOS-Bausteine nur auf dem leitenden Schaumstoff! Alle Pins müssen kurzgeschlossen sein.



Tip: Fassen Sie an ein geerdetes Teil (z.B. Heizung, Wasserleitung) bevor Sie einen Baustein berühren.

Bitte beachten Sie hierzu auch den Artikel "Schutzmaßnahmen für MOS-Schaltungen" in unserer Zeitschrift LOOP3.

4.2 Stückliste KEY r4

1	10315			KEY Handbuch
1	10316			KEY Leiterplatte r4
1	60075	74LS00	JC5	4 NAND mit je 2 Eingängen
1	60079	74LS04	JC3	6 Inverter
1	60121	74LS32	JC8	4 OR mit je 2 Eingängen
1	60137	74LS74	JC4	2 D-Flip-Flop
2	60138	74LS85	JC9, JC10	4-Bit Vergleicher
2	60139	74LS86	JC1, JC2	4 EXOR mit je 2 Eingängen
1	60115	74LS245	JC6	8-Bit Bustranceiver
1	60126	74LS374	JC7	8-Bit D-Latch
6	60183	SO14		14-poliger IC-Sockel
2	60185	SO16		16-poliger IC-Sockel
2	60187	SO20		20-poliger IC-Sockel
3	60239	100 nF	C2, C3, C4	100 nF Keramikkondensator
1	61169	1 uF	C1	1 uF Tantal Elko
1	60639	3,3 k	R3	3,3 kOhm Widerstand
2	60518	8x3,3k	R2, R4	Netzwerkwidestand 8x3,3k
1	60296	DIP8	Schalter	DIL-Schalter 8-fach
1	10406	ST002	ST3	36-pol. gew. Steckerleiste
1	60475	MOD215P	ST1 *	15-pol. gew. Steckerleiste
1	10106	BU015	ST2	15-pol. D-Sub. Buchse

* = im Fertiggerät für MIK nicht enthalten



4.3 Aufbau Schritt für Schritt

Auf einer Seite der Leiterplatte steht der Hinweis "löt's" (Lötseite); auf dieser Seite wird ausschließlich gelötet. Die Bauteile sind nur auf der anderen Seite aufzustecken, der Bestückungsseite. Beim Einlöten der Bauelemente beginnt man am besten mit den gewinkelten Steckerleisten ST1 und ST3. Bei der 15-poligen Steckerleiste ST1 fehlt Pin 10. Auf dem Bestückungsdruck ist dies durch eine Kerbe gekennzeichnet. Es sollte darauf geachtet werden, daß die Leisten parallel zur Leiterplatte liegen, um gut auf den Bus gesteckt werden zu können. Dabei sollten zuerst die beiden äußeren Stifte und einer in der Mitte verlötet werden. Dann empfiehlt es sich nachzuschauen, ob die Stecker parallel zur Leiterplatte liegen und ob keine "Bäuche" zwischen den verlöteten Stiften liegen. Sollten Bäuche vorhanden sein, muß wiederum in der Mitte der Bäuche ein Stift unter Druck angelötet werden. Liegt die Steckerleiste dann richtig, können die restlichen Stifte verlötet werden.

Nun wird die Leiterplatte mit den IC-Sockeln bestückt. Dabei muß darauf geachtet werden, daß die Sockel richtig aufgesteckt werden. Im Bestückungsplan sind die Richtungen mit einer Kerbe gekennzeichnet. Sie muß mit der Richtung der Kerbe in der Fassung übereinstimmen. Außerdem ist die Lage der Fassungen auch auf der Bestückungsseite der Platine durch den Aufdruck (falls vorhanden) sehr deutlich zu erkennen.

Es sollten alle Fassungen auf einmal aufgesteckt werden und zum Verlöten umgedreht werden; dabei ist es hilfreich, wenn man beim Umdrehen die Fassungen mit einem Stück Karton auf die Leiterplatte drückt. So wird erreicht, daß die Fassungen alle eben und gerade liegen. Beim Löten sollten wiederum nur zwei Pins jeder Fassung (möglichst diagonal) verlötet werden. So können anschließend schräg liegende Fassungen noch problemlos korrigiert werden. Bevor die restlichen Pins verlötet werden, sollte noch auf die Bestückungsseite geschaut werden, ob die Fassungen richtig liegen und die Richtungen der Fassungen stimmen.

Der Kondensator C1 ist gepolt und darf auf keinen Fall falsch herum eingelötet werden. Der Pluspol ist mit einem "+" und evtl. einem schwarzen Strich gekennzeichnet. Im Bestückungsplan ist der Pluspol ebenfalls mit einem "+" gekennzeichnet.


Die Kondensatoren C2...C4 sind ungepolt und können ohne auf die Polung zu achten eingelötet werden.

Der Widerstand R3 ist ein Kohleschichtwiderstand mit dem Farbcode: orange - orange - rot. Der Widerstand ist ungepolt und wird liegend eingelötet.

Die beiden Netzwerkwiderstände R2 und R4 haben einen gemeinsamen Anschluß, der durch einen kleinen Punkt angezeigt wird. Auf dem Bestückungsplan und auf dem Bestückungsdruck ist dieser Punkt ebenfalls aufgedruckt um den gemeinsamen Anschluß anzuzeigen. Die beiden Netzwerkwiderstände tragen die codierte Aufschrift "332", was auf den Widerstandswert hindeutet ($33 \text{ mal } 10 \text{ exp. } 2 = 3,3\text{k}$).

Zum Schluß wird der DIL-Schalter S1 und die 15-polige D-Sub-Buchse ST2 bestückt. Der DIL-Schalter S1 ist durch die Schalterbezeichnung "1" bis "8" festgelegt. Diese

Schalterbezeichnungen finden Sie auch auf dem Bestückungsdruck rechts neben S1. Die 15-polige D-Sub-Buchse wird hochkant auf die Leiterplatte aufgeschoben und von beiden Seiten (Löt- und Bestückungsseite) verlötet. Die Pins sind sowohl auf dem Bestückungsdruck als auch auf der Buchse ST2 beschriftet.



5. Testanleitung

5.1 Erste Prüfung ohne ICs

Die Platine ist bis jetzt erst mit den Sockeln und mit den passiven Bauelementen bestückt. Mit diesem Aufbau wird der erste Test durchgeführt.

Zu diesem Test muß die Baugruppe in den Bus gesteckt werden. Achten Sie beim Einstecken in den Bus, daß Sie die Baugruppe richtig herum einsetzen. Ein falsches Einstecken, z.B. um ein Pin zu weit rechts kann zu Kurzschlüssen führen und kann Bauelemente zerstören.

Nach dem Einstecken der Leiterplatte muß der Rechner weiter problemlos funktionieren. Falls nein - weiter mit Kapitel 6.

Man mißt, ob an allen IC-Sockeln die Versorgungsspannung von +5V ankommt. Dabei liegt bei Standard-TTL-Bausteinen jeweils am letzten Pin einer Fassung (z.B. bei 14-poligen an Pin 14) die Versorgungsspannung von +5V. 0V bzw. Masse liegt jeweils auf dem letzten Pin der ersten Reihe (bei 14-poligen auf Pin 7, bei 16-poligen auf Pin 8, bei 20-poligen auf Pin 10).

Achtung: Bei SpeicherIC's oder anderen (nicht TTL-) Bauelementen kann die Versorgungsspannung an anderen Pins liegen! Siehe auch Kapitel 10.

Liegt die Versorgungsspannung +5V und 0V (Masse) an den richtigen Pins an, dann können die ICs eingesetzt werden. Dabei muß auf die Richtung der ICs geachtet werden. Die Markierung auf dem IC muß mit der Kerbe in der Fassung und mit dem Aufdruck auf dem Bestückungsdruck übereinstimmen.

5.2 Test der KEY im System

5.2.1 Test mit dem Z80 Grundprogramm

Dieser Test setzt voraus, daß sie bereits die GDP64 und die SBC3 oder SBC2 fertig aufgebaut haben und betriebsbereit im Bus stecken haben. Wenn Sie jetzt die Tastatur an die KEY angeschlossen haben und die KEY im System steckt, können Sie die Spannung am System einschalten. Jetzt müßte wie schon beim Test der GDP64 das Grundmenü des RDK-Grundprogrammes erscheinen. In einem kleinen Feld unten links blinkt jetzt der "Cursor". Sollte der Cursor nicht erscheinen, liegt wahrscheinlich ein defekt an der KEY oder der Tastatur vor. Bei ordnungsgemäßer Funktion muß jetzt bei Betätigen einer Taste das Zeichen in diesem kleinen Feld erscheinen. Drücken Sie die Taste nochmal, so verschwindet das Zeichen wieder. So können Sie nun alle Tasten ihrer Tastatur testen. Sollten irgendwelche Fehler auftauchen, so sollten Sie mit Kapitel 6 fortfahren.

5.2.2 Test mit dem 680xx Grundprogramm

Dieser Test setzt ebenfalls voraus, daß Sie die CPU68k und die ROA64k mit dem Grundprogramm (EASS 0..3), sowie die GDP64 aufgebaut und funktionsfähig vorliegen haben. Dasselbe gilt auch für die CPU68000 und die CPU68020. Nach dem Anschluß der Tastatur an die KEY und Einschalten der Spannung erscheint das Grundmenü

des RDK-Grundprogrammes 68k. Alles weitere können Sie exakt gleich testen wie unter 5.2.1 beschrieben.

5.2.3 Test mit dem FLOMON unter CP/M 2.2

Wollen Sie ihre KEY und ihre Tastatur mit dem FLOMON testen, so müssen Sie zumindest eine SBC3 (bzw. CPUZ80 und BANKBOOT), eine Speicherkarte mit mindestens 64k Speicher von Adresse 0 bis FFFFh, eine GDP64 und natürlich die KEY haben. Beim Einschalten der Spannung erscheint auf dem Monitor das FLOMON-Menü. Um die Tastatur und die KEY zu testen, wählen wir den "Testmode" indem wir gleichzeitig die beiden Tasten "CONTROL" und "C" drücken. Wenn Sie jetzt ein Zeichen der Tastatur drücken, müßte es auf dem Bildschirm erscheinen. So können Sie alle Zeichen testen. Sie werden jetzt aber feststellen, daß hier der amerikanische Zeichensatz eingestellt ist. Wenn Sie im Testmode "ESC z 1" eingeben (die drei Tasten nacheinander drücken) erscheint der deutsche Zeichensatz (Ä, Ö, Ü usw. werden jetzt erkannt). Falls hier alle Zeichen richtig erkannt werden, ist die Tastatur und die KEY in Ordnung.

5.3 Störungen durch die Tastatur

Sollten Sie schon einmal ein längeres Kabel an die parallele Tastatur angeschlossen haben, so können Sie von Prellen der Tastatur wahrscheinlich schon ein Lied singen. Besonders empfindlich ist dieses STROBE-Signal der Tastatur beim Ein- und Ausschalten von anderen elektrischen Verbrauchern. Ein klassischer Fall von Prellen ist z.B das Einschalten des Lichtes; der Effekt ist meistens, daß einige willkürliche Zeichen auf dem Bildschirm erscheinen.

Physikalisch entsteht dieses Prellen am Lichtschalter: Durch das Einschalten kippt der Schalterkontakt um und federt natürlich leicht nach, was zu Prellsignalen führt. Diese Prellsignale gelangen über die Netzkabel zum Netzteil des Rechners und unter Umständen in die digitale Logik des Rechners (mitunter zum STROBE-Signal). Die Prellsignale des Schalters können aber auch über die Luft zum Tastatur-Strobe gelangen (hochfrequente Schaltimpulse). Diese beiden Störquellen kann man natürlich, durch einen Netzfilter (im NE3 enthalten) und durch entsprechende Abschirmungsmaßnahmen (Tastaturkabel abschirmen, geschlossenes Metallgehäuse (GEH3)) relativ gut eindämmen.

Sollten Sie aber ein offenes System haben, hat natürlich jeder Störsender (Schalter, Küchenmaschine, Föhn usw.) Zugriff auf ihren Rechner. Hier hilft dann meistens nur noch die Holzhammermethode. Durch Einlöten eines Kondensators vom STROBE gegen Masse können solche Störungen herausgefiltert werden. Die Auswahl des Kondensators sollten Sie ihren Verhältnissen anpassen. Auf der Baugruppe KEY2 ist bereits ein Kondensator (56 pF) eingelötet, doch dieser ist in den meisten Fällen zu klein.

Sie sollten allerdings diesen aber nicht größer als 1 nF wählen.
Durch diesen relativ einfachen Eingriff in die KEY bzw. KEY2
können Sie ihren Rechner um einiges Störsicherer machen.

Änderung KEY r1, KEY r2, KEY r3 und KEY r4:

Einlöten eines 1 nF Kondensators anstatt R6 (R6 ist in der Regel
sowieso nicht bestückt).

6. Fehlersuchanleitung

Sollte Ihre Baugruppe bei den in Kapitel 5 beschriebenen Tests nicht funktionieren, so heißt es jetzt systematisch auf Fehlersuche zu gehen:

Wir wollen Ihnen nun ein paar Vorschläge machen, wie eine systematische Fehlersuche mit und ohne Oszilloskop vor sich gehen kann:

6.1 Mögliche Fehler und ihre Behebung

- 6.1.1 Sind die bisher verwendeten Baugruppen in Ordnung?
(Funktionierte das System ohne die Baugruppe KEY)
- 6.1.2 Sind die Jumper richtig gesteckt?
- 6.1.3 Machen Sie zuerst eine Sichtprobe. Können Sie irgendwo auf der Platine unsaubere Lötstellen (zuviel Lötzinn, manchmal zieht das Lötzinn Fäden) erkennen, die eventuell einen Kurzschluß verursachen könnten? Dann müssen sie diese Lötstellen nachlöten und die unzulässige Verbindung beseitigen.
- 6.1.4 Haben Sie auch alle ICs richtig herum und am richtigen Platz eingesteckt? (Vergleiche mit Bestückungsplan)
- 6.1.5 Sind alle gepolten Bauteile (Elkos, Dioden, usw.) richtig herum eingelötet?
- 6.1.6 Haben sie auch keine Lötstelle vergessen zu löten?
(sehen sie lieber noch einmal nach)
- 6.1.7 Sehen Sie irgendwo "kalte" Lötstellen?
Kalte Lötstellen erkennt man daran, daß sie nicht glänzen, sie sind im Vergleich mit richtig gelöteten Lötstellen trübe.
- 6.1.8 Haben Sie auch nicht zu heiß gelötet?
Wenn der LötKolben zu heiß eingestellt ist und (oder) Sie zu lange auf der Lötstelle bleiben, dann kann es passieren, daß sich die Leiterbahnen von der Platine lösen und Unterbrechungen bilden. Bereits kontrollierte Leiterbahnen können Sie, der Übersicht wegen, auf dem Layout mit Bleistift durchstreichen oder mit Farbstiften nachziehen.
- 6.1.10 Prüfen sie die Versorgungsspannung mit einem Digital-Voltmeter (am Bus +5V, nicht am Netzgerät, da am Kabel bei starker Belastung bis zu 0.5V abfallen können). Toleranzen von +- 5% also von 4,75V bis 5,25V sind erlaubt. Falls die Spannung zu gering

ist, prüfen Sie, ob die Verbindung vom Netzteil zum Bus mit ausreichend dickem (mind. 2 mm Quadrat) Kabel erfolgt ist. Gegebenenfalls müssen Sie Ihr Netzteil nachregeln. Vorsicht: nie über 5,1V nachregeln, da sich auf einigen Platinen 5,1V Zenerdioden befinden, die ab 5,1V durchschalten, was entweder zum Zusammenbruch Ihrer Versorgungsspannung führt oder die Zenerdiode bis zu Ihrer Zerstörung erhitzt.
Übrigens: Wir empfehlen 5,05V.

Wenn Sie alle Leiterbahnen kontrolliert haben und nichts gefunden haben, dann ist die Wahrscheinlichkeit groß, daß ein Bauteil defekt ist.

Wenn Sie einen Prüfstift oder ein Oszilloskop haben, dann können Sie jetzt überprüfen, ob an den jeweiligen Ausgängen die richtigen Signale anliegen. Welche Signale wo anliegen müssen, können Sie aus der Schaltungsbeschreibung, aus dem Schaltplan und Ihren eigenen Überlegungen entnehmen.

Falls Sie keine Meßgeräte haben, dann müssen Sie alle Bauteile systematisch austauschen, bis Sie das Defekte gefunden haben. Verwenden Sie dazu eventuell eine zweite Baugruppe (die eines Freundes oder eines Bekannten).

Sollten Sie gar nicht zurande kommen, hilft Ihnen unser Pauschal-Reparatur-Service, dessen Bedingungen Sie der Preisliste entnehmen können.

7. Schaltungsbeschreibung

7.1 Wie funktioniert die Baugruppe KEY

Die Baugruppe KEY läßt sich grundsätzlich in drei Blöcke einteilen. Zum einen wäre das der Block, der Daten von der Tastatur entgegennimmt und erkennt. Der zweite Block beinhaltet die Zwischenspeicherung der Daten der Tastatur und des DIL-Schalters und deren Weitergabe an den Bus; der dritte Block sorgt für die richtige Adressierung der Baugruppe und der entsprechenden Latches.

Beginnen wir sinnvollerweise bei der Schnittstelle der KEY zur Tastatur. Diese Schnittstelle besteht aus den sieben Datenbits die zur Übertragung von ASCII-Zeichen notwendig sind, dem STROBE-Signal und dem READY-Signal. Außerdem erhält die Tastatur noch ihre Versorgungsspannung (+5V und GND) über diese Schnittstelle. Die 7 Datenbits enthalten die ASCII Bitkombination des gedrückten Zeichens. Wird z.B. das große A auf der Tastatur betätigt, so erscheint auf diesen Datenleitungen kurzzeitig die ASCII-Kombination dieses Zeichens, also 41h. 41h bedeutet, daß D6 und D0 HIGH sind und die restlichen Datenbits D1 bis D5 LOW sind.

Doch wie erkennt jetzt die KEY daß Daten von der Tastatur anliegen. Dies wird durch das Signal STROBE, das die Tastatur aussendet geregelt. Sendet die Tastatur ein ASCII-Zeichen so wird parallel zu diesem Datenwort das STROBE-Signal aktiviert, das die KEY wiederum erkennt und die Daten aufnimmt. Das Signal READY soll der Tastatur mitteilen, daß sie Daten übergeben kann. Da aber nicht jede Tastatur einen Zeichenpuffer hat, wurde dieses Signal einfach auf Masse gelegt; dadurch wird ein getipptes Zeichen der Tastatur immer sofort zum Rechner weitergegeben.

Da nun aber verschiedene Fabrikate von Tastaturen auf dem Markt sind und nicht alle Tastaturen gleich sind können sowohl die Daten als auch das STROBE-Signal durch die Brücken JV und JS invertiert werden. Die EXOR J1 und J2 sind als Inverter geschaltet wenn JV und JS offen sind; also an einem Eingang der EXORs fest HIGH eingestellt ist. Liegen JV und JS auf Masse, so werden die Daten bzw. das STROBE-Signal 1:1 übernommen (siehe auch unter Kapitel 10. Datenblätter). Bei der KEY sind JV und JS voreingestellt. JV ist auf Masse gebrückt, d.h. die Daten werden nicht invertiert; JS liegt über den Widerstand R3 auf +5V, d.h. das STROBE-Signal wird invertiert.

Kommt nun ein Zeichen von der Tastatur an, so liegt am Strobe Eingang kurzzeitig ein HIGH-Signal. Der Ausgang des EXOR JC2/8 liefert jetzt (als Inverter geschaltet) ein kurzes LOW Signal, welches zum einen über den Inverter JC3/8 das Flip-Flop taktet, und somit das HIGH-Signal des Einganges D JC4/12 auf den Ausgang Q JC4/9 legt, bzw. LOW auf den invertierenden Ausgang JC4/8 und zum anderen bewirkt, daß der Eingang JC7/11 auf LOW geht (bedingt durch JC5) und durch diese fallende Flanke die Datenbits D0 bis D6 und das sogenannte "Gültigkeitsbit" (JC4/8) übernommen werden. Zusammenfassend können wir folgendes festhalten: Kommt ein gültiges ASCII-Zeichen von der Tastatur, so wird das "Gültigkeitsbit" (JC4/8) auf LOW gesetzt und die Datenbits des ASCII-Zeichens in einen Zwischenspeicher (JC7) eingelesen. Dieser Zwischenspeicher wiederum wird nun von dem Rechner über den Datenbus (D0 bis D7) ständig eingelesen. Stellt der Rechner nun fest, daß Bit D7 LOW ist (das "Gültigkeitsbit"), so erkennt er,

daß ein gültiges Zeichen anliegt und kann dieses Zeichen weiterverwerten.

Damit wären wir eigentlich schon beim zweiten Block angelangt: dem Speicherblock. JC7 wird in der Fachsprache als Latch bezeichnet, was soviel wie Zwischenspeicher bedeutet. Dieser Zwischenspeicher wird durch die beiden Eingänge CLK (JC7/11) und Output Control (JC7/1) gesteuert. Der Eingang CLK steuert die Übernahme neuer Daten; d.h. dieser Eingang ist dynamisch und reagiert auf Signalübergänge. So ein Übergang wäre z.B. eine fallende Flanke, d.h. wenn das Signal an diesem Eingang von High auf Low wechselt wird der Zwischenspeicher aktiv und übernimmt neue Daten von den D-Eingängen (JC7/18/3/17/4/14/7/13/8). Diese Daten werden nun aber nicht ständig auf den Q Ausgängen (JC7/19/2/16/5/15/6/12/9) ausgegeben sondern eben nur, wenn der Eingang Output Control (JC7/1) auf LOW liegt. Dieser Eingang wird bei der KEY dann auf LOW gelegt, wenn der Rechner die Daten der Tastatur einlesen will.

Der Baustein JC6 ist etwas anders geartet wie der Baustein JC7. JC6 ist ein bidirektionaler Bustreiber und kann drei Zustände annehmen. Der erste Zustand wäre, daß er Daten auf der B-Seite (JC6/11/12/13/14/15/16/17/18) aufnimmt und auf der A-Seite (JC6/9/8/7/6/5/4/3/2) ausgibt. Der zweite Zustand wäre genau der umgekehrte, er nimmt Daten auf der A-Seite auf und gibt sie auf der B-Seite weiter. Im dritten Zustand geht der Baustein in den hochohmigen Zustand, was nichts anderes bedeutet, daß B- und A-Seite hochohmig voneinander getrennt sind. Diese drei Zustände werden von den beiden Eingängen DIR (JC6/1) und -G (JC6/19) gesteuert. Ist der Eingang -G auf HIGH, so ist der Baustein im hochohmigen Zustand. Liegt der Eingang -G auf LOW und der Eingang DIR auf HIGH, so werden die Daten von der A-Seite auf die B-Seite übertragen. Ist der Eingang -G auf LOW und der DIR-Eingang ebenfalls auf LOW, so werden die 8 Datenbits von der B-Seite zur A-Seite übertragen. In der Schaltung der KEY werden nur zwei Zustände dieses Bausteines ausgenutzt (DIR Eingang liegt fest auf Masse): der hochohmige Zustand und die Datenübergabe von der B-Seite zur A-Seite. Der Baustein ist dann im hochohmigen Zustand, wenn der DIL-Schalter S1 nicht abgefragt wird. Die Datenübergabe von der B-Seite zur A-Seite ist dann aktiv, wenn der DIL-Schalter S1 eingelesen wird.

Der letzte Block beinhaltet die Dekodierung der Ein- Ausgabe Adresse. Hier sollten wir vielleicht einige grundsätzliche Abläufe vorausschicken:

Die Baugruppe KEY ist eine reine Eingabe Baugruppe. Ein- Ausgaben werden genauso wie Speicher vom Rechner adressiert und dann abgefragt oder mit Daten beliefert. Die Baugruppe KEY hat die beiden Adressen 68h und 69h. Von diesen beiden Adressen wird nur gelesen. Der Rechner geht nun bei der Adressierung einer Eingabe folgendermaßen vor: Er legt auf die Adressleitungen A0 bis A7 die entsprechende Adresse (hier die Adresse 68h oder 69h). Anschließend werden die beiden Signale -IORQ und -RD aktiviert also auf LOW gelegt. Liegen diese Signale muß sich die Eingabeeinheit angesprochen fühlen und die Daten auf den Datenleitungen innerhalb einer gewissen Zeit zu Verfügung stellen.

Die auf der KEY befindliche Dekodierlogik hat nun nur die Aufgabe die richtige Eingabe Adresse zu erkennen und die Latch-Bausteine zu veranlassen die Daten auszugeben.

Die Adressleitung A1 bis A7 werden an die B-Eingänge der beiden 4 Bit Vergleicher 74LS85 (JC9 und JC10) gelegt. An die A-Eingänge wird jeweils über Brücken festes Potential angelegt. Sind die Brücken B1 bis B7 gebrückt so liegen die Eingänge auf LOW, sind die Brücken offen, so liegt an den Eingängen bedingt durch den Netzwerkwiderstand HIGH. Nun sind die Brücken so auf der Lötseite voreingestellt, daß sie binär den hexadezimalen Adressen 68h und 69h entsprechen:

69h = 0110 1001b
68h = 0110 1000b

b = binär, h = hex

Die beiden Adressen unterscheiden sich nur durch das Bit A0, welches bei der Adresse 68h auf LOW und bei der Adresse 69h auf HIGH liegt. Daher werden an die beiden Vergleicher nur die Adressbits A7 bis A1 geführt. A0 wird dann nur zur Unterscheidung der beiden Ports verwendet. Sind nun die Adressen A1 bis A7 gleich den voreingestellten Werten an den Brücken B1 bis B7, so wird das Signal am Eingang =IN (JC10/3) auf den Ausgang =OUT (JC10/6) weitergegeben. Dieses Eingangssignal entspricht dem invertierten IORQ-Signal, also ein HIGH-Signal. Der zweite Vergleicher gibt wiederum das HIGH-Signal vom Ausgang des ersten Vergleichers weiter auf seinen Ausgang (JC9/6). Dieses Ausgangssignal wird nun wieder invertiert und mit dem -RD-Signal ODER-verknüpft. Wird nun auf eine der beiden Adressen zugegriffen, so wird das Signal (JC3/4) LOW; ist nun das -RD-Signal auch LOW, so wird der Ausgang JC8/8 auch LOW. Ob nun von Adresse 68h oder 69h gelesen werden soll, wird durch A0 festgelegt. Soll von Adresse 68h gelesen werden, so ist A0 LOW und JC8/3 wird LOW. Jetzt wird der Output Control Eingang von JC7 LOW und die Daten von der Tastatur werden auf den Datenbus gelegt und können vom Rechner gelesen werden. Soll aber von Adresse 69h gelesen werden, so wird JC8/6 LOW und damit geht JC6 vom hochohmigen Zustand in den Übertragungszustand B nach A über und legt an dem DIL-Schalter eingestellte Bitkombination auf den Datenbus. Gleichzeitig wird auch das Flip-Flop JC4 gelöscht (JC4/8 wird HIGH) und der Eingang JC5/1 wird LOW. Dadurch wird der Ausgang JC5/3 HIGH und der Ausgang JC5/6 LOW. Dies bedeutet, daß JC7 neue Daten übernimmt, aber jetzt ist Bit 7 (JC7/8) auf HIGH und die anliegenden Daten werden, wenn der Rechner sie einliest, als nicht gültig erkannt.

Die Software muß nun so ausgelegt sein, daß wenn wir ein gültiges Zeichen von der KEY gelesen haben, anschließend den DIL-Schalter lesen müssen, um nicht dasselbe Zeichen unendlich oft einzulesen. Erst wenn dann wieder eine Taste auf der Tastatur gedrückt wird, wird das "Gültigkeitsbit" wieder gesetzt und das gültige Zeichen eingelesen.

8. Anwendungsbeispiele

Anwendungsbeispiele für die Baugruppe KEY sind eigentlich eindeutig: Wir können die Tastatur an der KEY anschließen.

Sinnvolle eigene Anwendungen mit der KEY sind eigentlich nur mit dem DIL-Schalter S1 möglich. Dieser DIL-Schalter ist nur bei SPS und beim FLOMON V4.1 mit Systemeigenen Aufgaben belegt. Sonst steht dieser Schalter dem Anwender frei zur Verfügung. Diesen DIL-Schalter kann man nun in der eigenen Software verwenden, z.B. als Abfrage der Konfiguration, Vornehmen von bestimmten Grundeinstellungen, usw.

9. Diverses

9.1 Verbesserungsmöglichkeiten

Die Baugruppe KEY wurde aus Gründen des Preises sehr einfach gehalten. Sie enthält wie unter Kapitel 2 erläutert keinen Tastaturpuffer. Wenn Sie einen Tastaturpuffer verwenden wollen, können wir ihnen die Baugruppe KEY2 empfehlen.

9.2 Ausblick

Korrekturen für dieses Handbuch werden in der Zeitschrift LOOP bekanntgegeben. Man sollte dann die fehlerhaften Stellen von Hand korrigieren.

9.3 Kritik


Bitte senden Sie uns die ausgefüllte Kritikkarte, die dem Bausatz beiliegt, zurück. Sie helfen uns, unsere Produkte und unseren Service noch besser zu gestalten. Für Fehlermeldungen und Verbesserungen, die dieses Handbuch betreffen, sind wir immer dankbar!

10. Unterlagen zu den verwendeten ICs

10.1 TTL-ICs

74LS00

4 NAND-Gatter




Typ. Impulsverzögerungszeit. 9,5 ns

Typ. Leistungsaufnahme. 8 mW

74LS04

6 Inverter



Logiktablelle:

A	Y
0	1
1	0


Typ. Impuls-
Verzögerungszeit: 10 ns

Typ. Versorgungsstrom: 4 mA

positive Logik:
 $Y = \overline{A}$

74LS32

Vier Or-Gatter mit je 2 Eingängen




Typ. Impulsverzögerungszeit: 12 ns

Typ. Versorgungsstrom: 4 mA

74LS74

Zwei D-Flipflops mit Preset und Clear



Wahrheitstabelle:

Inputs				Outputs	
Preset	Clear	Clock	D	Q	\bar{Q}
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H*	H*
H	H	↑	H	H	L
H	H	↑	L	L	H
H	H	L	X	Q ₀	\bar{Q}_0

Positive Logik


*Dieser Zustand ist nicht stabil; d. h. er bleibt nicht erhalten, wenn Preset und/oder Clear inaktiv (High) werden.

Typ. Impulsverzögerungszeit : 19 ns

Typ. Versorgungsstrom : 4 mA

74LS85


4-Bit Vergleicher



Dateneingänge				Kaskadierbare Eingänge			Ausgänge		
A3, B3	A2, B2	A1, B1	A0, B0	A>B	A<B	A=B	A>B	A<B	A=B
A3>B3	X	X	X	X	X	X	H	L	L
A3<B3	X	X	X	X	X	X	L	H	L
A3=A3	A2>B2	X	X	X	X	X	H	L	L
A3=B3	A2<B2	X	X	X	X	X	L	H	L
A3=B3	A2=B2	A1>B1	X	X	X	X	H	L	L
A3=B3	A2=B2	A1<B1	X	X	X	X	L	H	L
A3=B3	A2=B2	A1=A1	A0>B0	X	X	X	H	L	L
A3=B3	A2=B2	A1=B1	A0<B0	X	X	X	L	H	L
A3=B3	A2=B2	A1=B1	A0=B0	H	L	L	H	L	L
A3=B3	A2=B2	A1=B1	A0=B0	L	H	L	L	H	L
A3=B3	A2=B2	A1=B1	A0=B0	L	L	H	L	L	H
A3=B3	A2=B2	A1=B1	A0=B0	X	X	H	L	L	H
A3=B3	A2=B2	A1=B1	A0=B0	H	H	L	L	L	L
A3=B3	A2=B2	A1=B1	A0=B0	L	L	L	H	H	L

74LS86

4 EXCLUSIV-OR Gatter mit je zwei Eingängen



Logiktablelle:

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0


Typ. Impuls-
Verzögerungszeit: 10 ns

Typ. Leistungs-
aufnahme: 30 mW

positive Logik:
 $Y = A \oplus B$

74LS245

8-fach Bus-Transceiver mit 3-state Ausgängen



Function Table:


ENABLE \bar{G}	DIRECTION CONTROL DIR	OPERATION
L	L	B data to A bus
L	H	A data to B bus
H	x	Isolation

Typ. Impuls-
Verzögerungszeit: 20 ns

Typ. Versor-
gungsstrom: 75 mA

74LS374

8-Bit D Register mit 3-state-Ausgängen



Logiktablelle:

OC	CK	D	Q
0	↑	1	1
0	↑	0	0
0	0	X	Q _o
1	X	X	Z

Typ. Impuls-
Verzögerungszeit: 16 ns

Typ. Versor-
gungsstrom: 2.6 mA

positive Logik: ja

11. Literatur


11.1 Hinweis auf LOOP

In unserer Zeitschrift LOOP wird regelmäßig über neue Produkte und Änderungen bzw. Verbesserungen berichtet. Es ist für Sie von großem Vorteil, LOOP zu abonnieren, denn dadurch ist sichergestellt, daß Sie auch immer über die neuesten Informationen verfügen.


Ein LOOP-Abo können Sie bei jeder Bestellung einfach mitbestellen.

Auch auf der Kritikkarte können Sie ein LOOP-Abo ganz einfach bestellen.

Anhang A: Schaltplan




Nicht beschaltete GÄTTER




KEY r 4	
Maec	Ausg 2, 24, 11, 1985
B. Schmid	Ausg 3, 13, 1, 1986


Anhang B: Bestückungsplan




Anhang C: Layout Bestückungsseite mit Bestückungsdruck



Anhang D: Layout Bestückungsseite



Anhang E: Layout Lötseite




Anhang F: ASCII-Tabelle

Dezimal	Hex	ASCII	dez	hex	asc	dez	hex	asc	dez	hex	asc
0	00	NUL	32	20		64	40	@	96	60	'
1	01	SOH	33	21	!	65	41	A	97	61	a
2	02	STX	34	22	"	66	42	B	98	62	b
3	03	ETX	35	23	#	67	43	C	99	63	c
4	04	EOT	36	24	\$	68	44	D	100	64	d
5	05	ENQ	37	25	%	69	45	E	101	65	e
6	06	ACK	38	26	&	70	46	F	102	66	f
7	07	BEL	39	27	'	71	47	G	103	67	g
8	08	BS	40	28	(72	48	H	104	68	h
9	09	HT	41	29)	73	49	I	105	69	i
10	0A	LF	42	2A	*	74	4A	J	106	6A	j
11	0B	VT	43	2B	+	75	4B	K	107	6B	k
12	0C	FF	44	2C	,	76	4C	L	108	6C	l
13	0D	CR	45	2D	-	77	4D	M	109	6D	m
14	0E	SO	46	2E	.	78	4E	N	110	6E	n
15	0F	SI	47	2F	/	79	4F	O	111	6F	o
16	10	DLE	48	30	0	80	50	P	112	70	p
17	11	DC1 XON	49	31	1	81	51	Q	113	71	q
18	12	DC2	50	32	2	82	52	R	114	72	r
19	13	DC3 XOFF	51	33	3	83	53	S	115	73	s
20	14	DC4	52	34	4	84	54	T	116	74	t
21	15	NAK	53	35	5	85	55	U	117	75	u
22	16	SYN	54	36	6	86	56	V	118	76	v
23	17	ETB	55	37	7	87	57	W	119	77	w
24	18	CAN	56	38	8	88	58	X	120	78	x
25	19	EM	57	39	9	89	59	Y	121	79	y
26	1A	SUB	58	3A	:	90	5A	Z	122	7A	z
27	1B	ESC	59	3B	;	91	5B	[123	7B	{
28	1C	FS	60	3C	<	92	5C	\	124	7C	
29	1D	GS	61	3D	=	93	5D]	125	7D	}
30	1E	RS	62	3E	>	94	5E	^	126	7E	~
31	1F	US	63	3F	?	95	5F	_	127	7F	

ASCII-Tabelle







Telefonservice
08 31- 62 11
jeden Mittwochabend
bis 20.00 Uhr

Graf Elektronik Systeme GmbH

Magnusstraße 13 · Postfach 1610

8960 Kempten (Allgäu)

Telefon: (08 31) 62 11

Teletex: 831804 = GRAF

Telex: 17 831804 = GRAF

Datentelefon: (08 31) 6 93 30

Filiale Hamburg

Ehrenbergstraße 56

2000 Hamburg 50

Telefon: (0 40) 38 81 51

Filiale München:

Georgenstraße 61

8000 München 40

Telefon: (0 89) 2 71 58 58

Öffnungszeiten der Filialen:

Montag – Freitag

10.00 – 12.00 Uhr, 13.00 – 18.00 Uhr

Samstag 10.00 – 14.00 Uhr

Geschäftszeiten: GES GmbH + Verkauf

Mo. - Do. 8.00 - 12.00 Uhr, 13.00 - 17.00 Uhr

Freitag 8.00 - 12.00 Uhr

Telefonservice